Introduzione al corso
	Instruction Set Architecture: nozioni generali
	ISA e Assembler MIPS
	ISA e Assembler MIPS: esercizi
	Introduzione al livello hardware e alle reti logiche
	Reti combinatorie
	Reti combinatorie: esercizi
	Reti sequenziali
	Reti sequenziali: esercizi
	ALU
	Organizzazione del calcolatore: schemi di base
	Prestazioni del calcolatore (e della CPU in particolare)
	CPU a singolo ciclo
	CPU a singolo ciclo: esercizi
	CPU multi-ciclo (versione definitiva, aggiornata con ultimi lucidi su eccezioni il 3 marzo)
	CPU multi-ciclo: esercizi
	Gerarchia di memorie e memoria cache
	Memoria cache: esercizi
	I/O   [NON RICHIESTO ALL'ESAME]
	Tema d'esame di esempio Tempo concesso: 3 ore + eventuale recupero. Si consiglia di affrontare l'esercizio 2 per ultimo.