Calcolatori Elettronici A

a.a. 2008/2009

CPU multicycle

Massimiliano Giacomini

Esempi di processori che usano controllo a singolo ciclo:

NESSUNO!

Perché?

- Periodo di clock: abbastanza lungo per garantire la stabilità dei segnali attraverso il percorso più lungo $\Rightarrow$ tempo di esecuz. costante per diverse istruz.

Istruzioni “più lente” limitano le istruzioni “più veloci”!

Es. lw

Es. Tipo-R

Limitazione aggravata da

- istruzioni che utilizzano decine di unità funzionali in serie, ad esempio comprendenti calcoli in virgola mobile!

➡ CPI = 1, ma T_{clock} alto, ovvero frequenza di clock molto bassa!

Nel complesso, il tempo di esecuzione di una istruzione è sempre pari al caso peggiore, ovvero a quello dell'istruzione più complessa e lunga

- Altro svantaggio: duplicazione dell'HW $\Rightarrow$ costi elevati!

Nell'esempio del MIPS, come visto:

- occorrono due memorie diverse [dati e istruzioni]
[NB: questo va comunque bene perché negli attuali calcolatori si usa memoria cache + pipeline]
- occorrono tre ALU, una per istruzioni aritmetiche | confronto operandi in beq | calcolo indirizzo lw e sw, una per calcolare PC+4 ed una per calcolare indirizzo di salto beq
[la cosa si complica considerando modalità di indirizzamento complesse, ad esempio quelle con autoincremento, o operazioni in virgola mobile]

Una strategia alternativa

Suddividere le istruzioni in “fasi”: un ciclo di clock per una fase!

NB: $T^2_{\text{esecuzione}}$ (il caso peggiore) può in generale essere maggiore del precedente!

Tuttavia, le istruzioni più lunghe sono anche meno frequenti:

principio “rendere più veloce l’evento più frequente” comporta un guadagno!

Processore multiciclo

- Ogni istruzione divisa in fasi
- Ad ogni ciclo di clock una fase: controllo sequenziale

•E' possibile utilizzare una stessa unità funzionale più volte nel corso di una istruzione:

- unica memoria per istruzioni e dati
- una sola ALU, che svolge le funzioni logico aritmetiche delle istruzioni di Tipo-R e beq (per confrontare rs e rt), somma PC+4 (per fetch), somma per calcolare indirizzi nei salti condizionati (beq) e nelle istruzioni lw e sw

•Necessità di memorizzare risultati intermedi in registri temporanei (non visibili al programmatore):

- **registri temporanei**: salvano dati prodotti in un ciclo di clock e utilizzati dalla stessa istruzione in un ciclo di clock successivo
- **registri visibili al prog**: dati utilizzati da istruzioni successive

Come visto, ciascuna fase deve essere sufficientemente breve (T_{clock} breve)

Bilanciare la suddivisione in fasi,
evitare di mettere in serie più unità funzionali lente.

Faremo in modo di non mettere in serie più di una delle operazioni:
- accesso in memoria (istruzioni o dati)
- accesso al register file (due letture e una scrittura)
- operazioni della ALU

(NB: accesso/scrittura in un registro singolo considerato non oneroso)

Ciascuna di queste unità [memoria, register file, ALU] necessita di registri temporanei per memorizzarne il risultato.

Sono inoltre necessari multiplexer aggiuntivi per instradare i dati verso le unità funzionali riutilizzate nella stessa istruzione [p.es. MUX per selezionare indirizzo memoria tra PC (per fetch) o uscita ALU (per lw o sw)]

Esistono diverse modalità di specifica e realizzazione del controllo...

Specifica progressiva del datapath

Di seguito sono schematizzate le attività che una macchina multicycle svolge per eseguire le istruzioni del set del MIPS ridotto: le fasi rispettano i vincoli posti in precedenza sulle operazioni che si possono eseguire in serie.

Nello specificare le diverse attività di calcolo si sono seguite le convenzioni adottate nel testo. In particolare, sono rese visibili le risorse impegnate nel ciclo in esame.

La combinazione delle immagini risulta nello schema 5-28 del testo.

I ciclo: Prelievo dell'istruzione

I ciclo: $IR \leftarrow \text{memoria [PC]}$

ottimistiche: $PC \leftarrow PC + 4$

[indicati i valori affermati e controlli MUX rilevanti]

NB:

- Durante il primo ciclo di clock vengono creati i due percorsi paralleli:
 - PC_out → Memoria → IR
 - PC_out → ALU → PC_in+ vengono attivati i segnali di scrittura in IR e PC
- Alla fine del periodo di clock (fronte del clock):
 - PC e IR vengono scritti;i valori sono disponibili nel ciclo di clock successivo

Durante il secondo ciclo di clock IR contiene l'istruzione da eseguire, PC è già stato incrementato...

NB: si noti che ciascun percorso contiene soltanto un elemento “critico” (memoria e ALU);
sorgente e destinazione infatti sono registri singoli (PC e IR)

NB: si è detto che nel secondo ciclo è già disponibile l'istruzione in IR.

D'altra parte si dice anche che “non si conosce quale sia l'istruzione”

e quindi si effettua la decodifica + le uniche operazioni svolte sono “ottimistiche”

Ciò perché si usa il modello di Moore: uscite del sistema di controllo dipendono solo dallo stato corrente, non dagli ingressi [IR].

III ciclo: se è branch (beq)

IF ($[A] = [B]$): $PC \leftarrow [AluOut]$

Attenzione: si ritocca il data path e si introduce PCsource

A questo punto istruzione terminata! (si ricomincia dal primo ciclo prox istruzione)

III ciclo: se è salto incondizionato

$$(\text{jump}) \text{ PC} \leftarrow \text{PC}[31-28] \parallel (\text{IR}[25-0] \ll 2)$$

A questo punto l'istruzione è terminata!
(si ricomincia dal primo ciclo prossima istruzione)

III ciclo: per tipo R

$AluOut \leftarrow A \text{ op } B$

IV ciclo: completamento istruzioni R

Reg [IR[15-11]] ← Aluout

A questo punto l'istruzione è terminata! 15

III ciclo: per tipo accesso a memoria

$$\text{AluOut} \leftarrow [A] + (\text{signExt}([\text{IR}[15-0]]))$$

IV ciclo: carica parola (lw)

MDR ← memoria [AluOut]

V ciclo: completamento lettura da memoria (lw)

Reg [IR[20-16]] ← MDR

A questo punto istruzione terminata!

Da queste considerazioni risultano immediatamente:

- unità di elaborazione (datapath)
- specifica dell'unità di controllo

Soluzione alternativa (permette di risparmiare connessioni):
bus condiviso interno alla CPU

Permette di risparmiare delle linee di dato, ma comporta una riduzione delle prestazioni, perché un bus è meno veloce di una connessione punto-punto

➡ Nel seguito, non considereremo questa soluzione
(si parla di bus interno alla CPU!)

Specifica dell'unità di controllo:

- 1) Come macchina a stati finiti (Modello di Moore)
- 2) Come microprogramma

Partiamo dalla prima modalità, ottenendo direttamente il diagramma a stati...

Ad ogni stato sono associate le uscite corrispondenti (cfr. lucidi precedenti):

- segnali di scrittura/lettura:

non indicati $\Rightarrow 0$

- segnali di controllo MUX:

non indicati $\Rightarrow$ valore indifferente

Come può essere **realizzata** la macchina corrispondente a questa specifica?

- 1) Con una macchina a stati finiti
- 2) Con tecnica di controllo microprogrammato

Vediamo la prima modalità di realizzazione...

Controllo con macchina a stati finiti

Durante l'esecuzione di un programma applicativo i circuiti interpretano le istruzioni:
del programma costituito dal < programma applicativo ◦ i servizi OS >

- Automa con 10 stati $\Rightarrow$ 4 bit per codificarli (S3-S0)
memorizzati con 4 flip-flop di tipo D
- Codifica: assegnamento di un valore a ciascuno stato (useremo numero progressivo)

Dobbiamo realizzare due funzioni logiche combinatorie:

- funzione di uscita $\eta(\underline{s})$
restituisce 16 segnali di uscita
- funzione di stato futuro $f(\underline{s}, \underline{I})$
restituisce NS3...NS0

dove $\underline{s} = (S3, S2, S1, S0)$

$\underline{I} = (OP5, \dots, OP0)$

CODIFICA DEGLI STATI

SPECIFICA FUNZIONE DI USCITA

Tabelle di verità (dipendono solo da stato): indicati solo stati in cui esistono uscite = 1

PCSource (PCSource1 – PCSource0)

Dal diagramma di stato, si vede che:

- PCSource1 vale 1 nello stato 9
- PCSource0 vale 1 nello stato 8

S3	S2	S1	S0	PCSource1
1	0	0	1	1

S3	S2	S1	S0	PCSource0
1	0	0	0	1

➡ Equazioni logiche: $PCSource1 = S3 \bar{S2} \bar{S1} S0$
 $PCSource0 = S3 \bar{S2} \bar{S1} \bar{S0}$

IorD

Dal diagramma di stato, si vede che
vale 1 negli stati 3 e 5

➡ $IorD = \bar{S3} \bar{S2} S1 S0 + \bar{S3} S2 \bar{S1} S0$

S3	S2	S1	S0	IorD
0	0	1	1	1
0	1	0	1	1

Altre uscite ricavate con considerazioni analoghe...

NB: campi Op don't care (1 riga sta per $2^6 = 64$ righe!)

s3	s2	s1	s0
0	0	0	0
1	0	0	1

a. Tabella di verità per PCWrite

s3	s2	s1	s0
1	0	0	0

b. Tabella di verità per PCWriteCond

s3	s2	s1	s0
0	0	1	1
0	1	0	1

c. Tabella di verità per lorD

s3	s2	s1	s0
0	0	0	0
0	0	1	1

d. Tabella di verità per MemRead

s3	s2	s1	s0
0	1	0	1

e. Tabella di verità per MemWrite

s3	s2	s1	s0
0	0	0	0

f. Tabella di verità per IRWrite

s3	s2	s1	s0
0	1	0	0

g. Tabella di verità per MemtoReg

s3	s2	s1	s0
1	0	0	1

h. Tabella di verità per PCSource1

s3	s2	s1	s0
1	0	0	0

i. Tabella di verità per PCSource0

s3	s2	s1	s0
0	1	1	0

j. Tabella di verità per ALUOp1

s3	s2	s1	s0
1	0	0	0

k. Tabella di verità per ALUOp0

s3	s2	s1	s0
0	0	0	1
0	0	1	0

l. Tabella di verità per ALUSrcB1

s3	s2	s1	s0
0	0	0	0
0	0	0	1

m. Tabella di verità per ALUSrcB0

s3	s2	s1	s0
0	0	1	0
0	1	1	0
1	0	0	0

n. Tabella di verità per ALUSrcA

s3	s2	s1	s0
0	1	0	0
0	1	1	1

o. Tabella di verità per RegWrite

s3	s2	s1	s0
0	0	0	0

p. Tabella di verità per RegDst

SPECIFICA FUNZIONE DI STATO FUTURO

NS0: pari a 1 quando stato futuro = 1, 3, 5, 7, 9

Dall'analisi del diagramma di stato, si vede che ad essi si può arrivare:

- stato 1 : da stato 0 a prescindere da Op
- stato 3 : da stato 2 con Op = "lw" [100011]
- stato 5: da stato 2 con Op = "sw" [101011]
- stato 7: da stato 6 a prescindere da Op
- stato 9: da stato 1 con Op = "j" [000010]

Ciò corrisponde alla tabella di verità:

OP5	OP4	OP3	OP2	OP1	OP0	S3	S2	S1	S0	NS0
X	X	X	X	X	X	0	0	0	0	1
1	0	0	0	1	1	0	0	1	0	1
1	0	1	0	1	1	0	0	1	0	1
X	X	X	X	X	X	0	1	1	0	1
0	0	0	0	1	0	0	0	0	1	1

$$NS0 = \overline{S3} \overline{S2} \overline{S1} \overline{S0} + \overline{OP5} \overline{OP4} \overline{OP2} OP1 OP0 \overline{S3} \overline{S2} S1 \overline{S0} +$$

$$\overline{S3} S2 S1 \overline{S0} + \overline{OP5} \overline{OP4} \overline{OP3} \overline{OP2} OP1 \overline{OP0} \overline{S3} \overline{S2} \overline{S1} S0$$

Con considerazioni analoghe si ricavano le altre uscite di stato futuro

➡ Abbiamo la specificata di entrambe le funzioni combinatorie

Realizzazione in 2 (*2) modi alternativi:

1) Tramite ROM

- unica ROM per entrambe le funzioni
- due ROM separate

2) Tramite PLA

- unica PLA
- due PLA separate

Vediamo la specifica con due ROM e con due PLA (più efficiente)

Due ROM separate

Dimensione: $2^4 * 16 + 2^{10} * 4 = 4,3 \text{ Kbit}$

Nelle ROM ci sono comunque molti elementi duplicati:

- molte combinazioni dell'ingresso non si verificano (ROM le codifica tutte)
p.es. ho 4 bit per 10 stati: $16 - 10 = 6$ combinazioni non si verificano
- a volte le uscite non dipendono da [tutti] i valori dell'ingresso.
p.es. da stato 0 si passa sempre a stato 1 per qualunque valore di opcode, mentre ROM 2 duplica la parola "NS1" (0001) per 2^6 volte

PLA unico

Ciascuna uscita è OR di termini prodotto (mintermini)

In questo caso: 17 mintermini
(10 dipendono solo da stato corrente)

Due PLA

1) PLA a 4 ingressi (stato corrente) e 16 uscite di controllo

10 mintermini (quelli che dipendevano solo da stato corrente, usati dalle uscite di controllo)

Dimensione: $4*10 + 10*16 = 200$

2) PLA a 10 ingressi (stato e opcode) e 4 uscite di stato futuro

10 mintermini (cfr. figura del PLA: sono quelli usati da uscite di stato futuro, dei quali 7 dipendono da stato e opcode)

Dimensione: $10*10 + 10*4 = 140$

Dimensione totale: proporzionale a

$$200 + 140 = 340$$

NOTA: FINORA ABBIAMO VISTO

specifica come FSM e implementazione come FSM

Parti combinatorie:

- specifica con tab. di verità | equazioni logiche
- realizzazione con ROM |PLA (singole o doppie)

ORA VEDIAMO LA SPECIFICA COME microprogramma

Il controllo specificato come microprogramma

- Nella pratica, set istruzioni più numerosi o istruzioni più complesse (cfr. Intel)
 - ⇒ drastico aumento del numero degli stati
 - ⇒ impraticabile rappresentare gli stati esplicitamente!
- Molti di questi stati raggiungibili in modo sequenziale
(es. precedente: da stato_0 si passa sempre a stato_1 a prescindere da ingressi)
 - ⇒ idea: utilizzare i concetti della programmazione
 - Microistruzioni “rappresentano” segnali al datapath in un ciclo di clock
 - Controllo del processore rappresentato da un microprogramma
(microistruzioni eseguite in sequenza + salti)

VANTAGGIO PRINCIPALE

- Nel caso di molti stati, semplifica significativamente la specifica del controllo!

Nota bene:

Abbiamo:

un particolare datapath

ISA (che include il formato delle istruzioni macchina)

Dobbiamo specificare l'unità di controllo!

Solo dopo verrà illustrata la realizzazione.

Passi necessari:

1) **Definire Formato** (rappresentazione simbolica) delle **microistruzioni**:

- Sequenza di campi distinti
- Valori (simbolici) che ogni campo può assumere
- Segnali di controllo associati a ciascun campo

Nome del campo	Valore del campo	Funzione del campo con tale valore
Label *	Una stringa qualunque	Questo campo è utilizzato per specificare le etichette utilizzate per controllare la sequenza delle microistruzioni. Le etichette che terminano con 1 o 2 sono utilizzate durante gli smistamenti tramite tabelle di salto indicizzate sulla base del codice operativo; le altre etichette sono utilizzate come destinazioni dirette per i salti tra microistruzioni. Le etichette non generano direttamente segnali di controllo, ma sono utilizzate per definire il contenuto delle tabelle di smistamento e per generare i segnali di controllo relativi al campo Sequencing.
ALU control	Add	Indica alla ALU di sommare.
	Subt	Indica alla ALU di sottrarre; è utilizzato nell'implementazione del confronto per i salti condizionati.
	Func code	Utilizza il campo funct dell'istruzione per determinare i segnali di controllo della ALU.
SRC1	PC	PC è il primo ingresso della ALU.
	A	Il registro A è il primo ingresso della ALU.
SRC2	B	Il registro B è il secondo ingresso della ALU.
	4	Il valore 4 va sul secondo ingresso della ALU.
	Extend	L'uscita dell'unità di estensione del segno va sul secondo ingresso della ALU.
	Extshft	L'uscita dell'unità di scalamento va sul secondo ingresso della ALU.
Register control	Read	Legge due registri utilizzando i campi rs e rt di IR come numeri di registro, ponendo i dati letti nei registri A e B.
	Write ALU	Scrive nel register file utilizzando il campo rt di IR come numero di registro ed il contenuto di ALUOut come dato.
	Write MDR	Scrive nel register file utilizzando il campo rt di IR come numero di registro ed il contenuto di MDR come dato.
Memory	Read PC	Legge la memoria utilizzando PC come indirizzo; il risultato è scritto in IR (e nel MDR).
	Read ALU	Legge la memoria utilizzando ALUOut come indirizzo; il risultato è scritto in MDR.
	Write ALU	Scrive nella memoria utilizzando ALUOut come indirizzo; il dato è contenuto in B.
PCWrite control	ALU	Scrive l'uscita della ALU in PC
	ALUOut-cond	Se l'uscita Zero della ALU è attiva, scrive in PC il contenuto del registro ALUOut.
	Jump address	Scrive in PC l'indirizzo di salto ricavato dall'istruzione.
Sequencing	Seq	Seleziona sequenzialmente la microistruzione successiva.
	Fetch	Torna alla prima microistruzione, che inizia l'esecuzione di una nuova istruzione.
	Dispatch i	Esegue uno smistamento utilizzando la ROM specificata da i (1 o 2).

Notare che:

- In *Register control* sono previsti due possibili valori per la scrittura dei registri:
 - Write ALU: scrive nel registro *rd* il contenuto di *ALUout*
[usato nelle istruzioni di Tipo-R]
 - Write MDR: scrive nel registro *rt* il contenuto di *MDR*
[usato nell'istruzione *lw*]

Sono quindi escluse le combinazioni:

- scrittura in *rt* del contenuto di *ALUout*
- scrittura in *rd* del contenuto di *MDR*

possibili con il datapath progettato ma non usate in istruzioni MIPS considerate.

- In *Memory* i valori previsti non permettono ad esempio di:
 - leggere la memoria indirizzata da *ALUout* e scrivere il valore letto in *IR*
 - scrivere in memoria (il dato contenuto in *B*) nella locazione indirizzata da *PC*

2) **Creare Microprogramma:** rappresentazione simbolica del controllo traducibile automaticamente in circuiti logici di controllo.

Label	ALU control	SRC1	SRC2	Register control	Memory	PCWrite control	Sequencing
Fetch	Add	PC	4		Read PC	ALU	Seq
	Add	PC	Extshft	Read			Dispatch 1
Mem1	Add	A	Extend				Dispatch 2
LW2					Read ALU		Seq
				Write MDR			Fetch
SW2					Write ALU		Fetch
Rformat1	Func code	A	B				Seq
				Write ALU			Fetch
BEQ1	Subt	A	B			ALUOut-cond	Fetch
JUMP1						Jump address	Fetch

NB: Si vede che il microprogramma corrisponde esattamente al diagramma degli stati individuato nella specifica del processore come FSM.

Ciò fa già capire come la realizzazione possa essere effettuata mediante:

- *sequenzializzatore*
- *macchina a stati finiti!*

Note:

Nel microprogramma, le microistruzioni sono disposte in sequenza.

Ciascuna istruzione può essere etichettata da una label (campo *Label*) che serve ad identificarla nei salti.

Scelta della microistruzione successiva dipende da campo *Sequencing*:

- Seq: eseguita l'istruzione successiva nel microprogramma
- Fetch: eseguita la microistruzione di fetch, etichettata con label Fetch, che di fatto corrisponde all'esecuzione di una nuova istruzione MIPS
- Dispatch *i*: l'istruzione successiva viene scelta, sulla base degli ingressi (campo opcode di IR), entro la tabella di smistamento *i*.

Ciascuna tabella contiene la corrispondenza
ingresso (campo opcode) → label della istruzione cui saltare

Le label nel campo *Label* terminano con un numero *i* indicante la tabella di smistamento in cui sono contenute (vedi microprogramma).

Oltre al microprogramma, dobbiamo definire le tabelle di smistamento (forma simbolica)
 - sulla base di ciascun possibile valore di opcode, a quale istruzione si salta

Tabella di smistamento del microcodice 1			Tabella di smistamento del microcodice 2		
Campo codice operativo	Nome del codice operativo	Valore	Campo codice operativo	Nome del codice operativo	Valore
000000	Formato-R	Rformat1	100011	lw	LW2
000010	jmp	JUMP1	101011	sw	SW2
000100	beq	BEQ1			
100011	lw	Mem1			
101011	sw	Mem1			

Con ciò la specifica è completa:

- formato microistruzioni
- microprogramma
- tabelle di smistamento

} Cfr. Ling. Macchina vs. Ling. Assembler

A ciascun campo (a parte Sequencing) possiamo già associare segnali di controllo, il cui valore è determinato dal valore simbolico del campo stesso (cfr. Assembler vs. Linguaggio Macchina)

Nome del campo	Valore	Segnali attivi	Commenti
Controllo della ALU	Add	ALUOp=00	Forza la ALU ad eseguire la somma.
	Subt	ALUOp=01	Forza la ALU ad eseguire la sottrazione; si implementa così anche il confronto per i salti.
	Codice func	ALUOp=10	Usa il codice funzione dell'istruzione per determinare il controllo della ALU.
SRC1	PC	ALUSrcA=0	Usa il PC come primo ingresso della ALU.
	A	ALUSrcA=1	Il registro A è il primo ingresso della ALU.
SRC2	B	ALUSrcB=00	Il registro B è il secondo ingresso della ALU.
	4	ALUSrcB=01	Si usa 4 come secondo ingresso della ALU.
	Extend	ALUSrcB=10	Si usa l'uscita dell'unità di estensione del segno come secondo ingresso della ALU.
	Extshft	ALUSrcB=11	Si usa l'uscita dell'unità di scalamento di due posizioni come secondo ingresso della ALU.
Controllo del registro	Lettura		Si leggono due registri usando i campi rs e rt di IR come numeri dei registri e si mette il dato nei registri A e B.
	Scrittura ALU	RegWrite, RegDst=1, MemtoReg=0	Si scrive un registro usando il campo rd di IR come numero del registro e il contenuto di ALUOut come dato.
	Scrittura MDR	RegWrite, RegDst=0, MemtoReg=1	Si scrive un registro usando il campo rt di IR come numero del registro e il contenuto di MDR come dato.
Memoria	Lettura PC	MemRead, lorD=0 IRWrite	Si legge la memoria usando PC come indirizzo; si scrive il risultato in IR (e in MDR).
	Lettura ALU	MemRead, lorD=1	Si legge la memoria usando ALUOut come indirizzo; si scrive il risultato in MDR.
	Scrittura ALU	MemWrite, lorD=1	Si scrive in memoria usando ALUOut come indirizzo, e il contenuto di B come dato.
Controllo della scrittura di PC	ALU	PCSource=00, PCWrite	Si scrive l'uscita della ALU in PC.
	ALUOut-cond	PCSource=01, PCWriteCond	Se è attiva l'uscita Zero della ALU si scrive in PC il contenuto del registro ALUOut.
	Indirizzo di salto	PCSource=10, PCWrite	Si scrive in PC l'indirizzo di salto contenuto nell'istruzione.

Comandi non specificati:

- a elementi di memoria (lettura e scrittura):

= 0

- a MUX e controllo elementi combinatori (ALU):

= don't care

REALIZZAZIONE DELLA SPECIFICA CON MICROPROGRAMMA

- Dobbiamo decidere come realizzare:
 - funzione di controllo (determina le uscite di controllo Data Path)
 - funzione di sequenzializzazione (determina la sequenza di computazione)
- Esistono due modalità di realizzazione:
 - come macchina a stati finiti (corrisponde alla stessa vista in precedenza):
 - Funzione di controllo = funzione di uscita
 - Funzione di sequenzializzazione = funzione di stato futuro
 - ⇒ funzione stato futuro codifica esplicitamente lo stato
 - NB: vedremo brevemente questa tecnica alla fine...*
 - Usando una ROM per memorizzare le microistruzioni (funzione di controllo) ed un contatore che fornisce in maniera sequenziale l'indirizzo microistruzione (stato futuro):
 - la codifica dello stato all'interno dell'unità di controllo diventa un indirizzo della microistruzione
 - └─ Controllo microprogrammato

- Logica di selezione dell'indirizzo, sulla base del segnale di controllo proveniente da microistruzione corrente, sceglie l'indirizzo successivo tra:
 - indirizzo incrementato (microistruzione successiva)
 - indirizzo 0 (di fetch)
 - indirizzo determinato da tabelle di dispatch funzione di opcode
- Segnale di controllo *AddrCt* a due bit (proveniente da microistruzione).

A questo punto possiamo associare i valori simbolici del campo Sequencing al segnale di controllo *AddrCt*:

- *Seq* *AddrCt* = 11
- *Fetch* *AddrCt* = 00
- *Dispatch 1* *AddrCt* = 01
- *Dispatch 2* *AddrCt* = 10

⇒ Abbiamo quindi la corrispondenza completa valori campi-segnali

Fase successiva: corrisponde alla “compilazione” del Linguaggio Assembler in LM

Controllo microprogrammato (realizzato con sequenzializzatore): valutazione

- Specifica come macchina a stati finiti: abbiamo visto che, nel caso delle 2 ROM:

$$\underbrace{2^4 * 16}_{\text{uscita}} + \underbrace{2^{10} * 4}_{\text{stato futuro}} = \underbrace{256}_{6\%} + \underbrace{4096}_{94\%}$$

- Istruzioni complesse (p.es. virgola mobile) sono caratterizzate da sequenze di stati indipendenti da ingressi (opcode); all'aumentare del set di istruzioni disponibili, queste sequenze diventano via via più frequenti
- Inoltre, complessità e numerosità delle istruzioni porta ad aumento numero stati totali

⇒ In una macchina a stati, la funzione di stato futuro deve comunque codificare tutte le transizioni stato-stato: anche per quelle indipendenti da ingressi lo stato destinazione deve essere esplicitamente codificato; in una tabella di verità, vi sarà una riga per ogni transizione [opcode don't care].

Nel controllo microprogrammato, la funzione di controllo ha solo due bit in più per decidere la modalità di selezione: transizioni "sequenziali" non codificano esplicitamente lo stato destinazione, ma solo che bisogna scegliere il "seguinte". Le ROM di smistamento memorizzano solo stati cui si arriva in dipendenza dall' ingresso!

⇒ Stati in sequenza non codificati, semplificando unità di controllo wrt. FSM

VEDIAMO IN DETTAGLIO...

Implementazione di controllo e smistamento tramite ROM: dimensioni

ROM di controllo: 10 microistruzioni $\Rightarrow$ 4 bit di indirizzo
ciascuna parola (microistruzione) $16+2 = 18$ bit

Dimensione: $2^4 * 18 = 288$ bit

ROM di smistamento: indirizzate da Opcode $\Rightarrow$ 6 bit di indirizzo
ciascuna parola ha 4 bit

Dimensione: $2^6 * 4 = 256$ bit

Dimensione totale = $288 + 2*256 = 800$ bit

Implementazione di controllo e smistamento tramite PLA: dimensioni

PLA di controllo: funzione stato (4 bit) $\Rightarrow$ 16 + 2 bit di controllo di indirizzo

Avevamo visto che per 16 uscite si usano 10 mintermini (tutti i 10 stati);
quindi i 2 bit di controllo di indirizzo useranno parte di questi mintermini

$$\text{Dimensione: } = 4*10 + 10*18 = 220$$

PLA di smistamento 1: funzione bit di opcode (6 bit) $\Rightarrow$ 4 bit di indirizzo [stato]
dalla specifica ROM di smistamento 1 si vede che ci sono 5
combinazioni di opcode che interessano: 5 mintermini

$$\text{Dimensione: } = 6*5 + 5*4 = 50$$

PLA di smistamento 2: funzione bit di opcode (6 bit) $\Rightarrow$ 4 bit di indirizzo [stato]
da specifica ROM di smistamento 2 si vede che ci sono 2
combinazioni di opcode che interessano: 2 mintermini

$$\text{Dimensione: } = 6*2 + 2*4 = 20$$

Dimensione totale = 220 + 50 + 20 = 290

Confronto con implementazione “a stato esplicito”

Tramite ROM:

	Controllo	Stato futuro/ smistamento	Totale
Stato esplicito	256	4096	4.3K
Microprog.	288	512	800

Tramite PLA:

	Controllo	Stato futuro/ smistamento	Totale
Stato esplicito	200	140	340
Microprog.	220	70	290

Lieve aumento della dimensione per il controllo (dovuta all'introduzione dei segnali AddrCt per la scelta della microistruzione successiva) compensato dalla diminuzione della dimensione per stato futuro

Vantaggi e svantaggi della microprogrammazione

- Vantaggi a livello della specifica:
 - facilità nella scrittura (e progettazione) del codice vs. automa
- Vantaggi nell'implementazione (usando ROM):
 - facile da modificare
 - possibilità di simulare altre architetture
- Svantaggi nell'implementazione, tenendo conto che ora:
 - non c'è più necessità di correzione grazie a strumenti CAD
 - unità di controllo non può essere esterna al processore (ragioni di efficienza)
 - Uso di cache interna $\Rightarrow$ ROM con microcodice non è più veloce rispetto a RAM (RISC vs. CISC)

NB: ABBIAMO VISTO

- Processore multi-ciclo [Unità di controllo sequenziale]
 - specifica come FSM e implementazione come FSM
 - specifica come microprogramma e implementazione con sequenzializzatore

Sono possibili anche gli altri due passaggi!

- specifica come microprogramma e implementazione come FSM

Ogni microistruzione corrisponde ad uno stato: codifica (numerica) dello stato

⇒ dai valori dei campi di controllo delle microistruzioni deriva la funzione:

stato → uscita [funzione di uscita]

⇒ dal campo *Sequencing* di una microistruzione (stato) + tabelle smistamento simboliche [che codificano istruzione futura sulla base di ingressi opcode] deriva la funzione:

stato*ingressi → stato futuro [funzione di stato futuro]

- **specifica come FSM e implementazione con sequenzializzatore**

Ogni stato corrisponde ad una microistruzione: assegnazione di un ordine agli stati
(conviene: transizioni tra stati indipendenti dall'ingresso $\Rightarrow$ stati posti in sequenza!)

$\Rightarrow$ dalla funzione di uscita derivano per ogni microistruzione

i segnali di controllo da attivare

$\Rightarrow$ dalla funzione di stato futuro si può stabilire se vi sia un'unica transizione verso la microistruzione seguente, verso la microistruzione di fetch o se la transizione dipenda dall'ingresso [tabella di smistamento], ovvero:

campo *Sequencing*

tabelle di smistamento

NB: l'uso di strumenti automatici per la realizzazione (in grado di applicare tecniche di ottimizzazione) rende le fasi di specifica e realizzazione relativamente indipendenti! Si può scegliere la specifica che risulta più semplice e “gestibile”

Controllo di un processore-multiciclo: Riepilogo specifica e realizzazione

ECCEZIONI

- Eventi inattesi che cambiano il flusso di esecuzione delle istruzioni
- *Eccezioni*: provenienti dall'interno del processore
 - uso di istruzioni indefinite, divisione per zero, overflow, ecc.
 - chiamata del sistema operativo da parte di un programma utente
- *Interruzioni (interrupt)*: provenienti dall'esterno del processore
(es. richieste dei dispositivi di I/O)

NB: terminologia non standard, p.es.

- Intel 80x86: si utilizza il termine interrupt per tutti gli eventi
- MIPS: eccezione indica tutti gli eventi (esterni ed interni),
quelli esterni sono anche chiamati interrupt

ORA vediamo: eccezioni dovute a istruzioni indefinite e overflow

Gestione delle eccezioni

- Controllo trasferito a *routine di servizio* (handler $\in$ S.O.)
- L'indirizzo dell'istruzione che causa l'eccezione è salvata in EPC (*exception program counter*)
- Viene segnalata la causa:
 - in un registro di stato (approccio usato dal MIPS: *cause register*)
e il controllo è trasferito a routine di indirizzo predefinito
 - mediante *interrupt vettorizzato* (indirizzi diversi a seconda della causa, tipicamente separati di poche istruzioni, p.es. 8)

Vediamo come modificare il datapath per gestire eccezioni secondo l'architettura MIPS:

- undefined instruction: Causa[0]=0
- overflow: Causa[0]=1

Identificazione delle due tipologie di eccezioni

- istruzione indefinita: nella fase di decode
- overflow: quando si usa la ALU

(un output dell'ALU segnala overflow)

NB: serve un registro di appoggio per non allungare il periodo di clock

[la parte in rosso non è riportata nel datapath, ma c'è!]

Modifiche diagramma degli stati

Nota 1

Con questa implementazione, l'istruzione che ha causato overflow scrive comunque nel registro destinazione (ISA MIPS non lo prevede).
Per esercizio: pensare a come si potrebbe risolvere il problema

Nota 2

Cosa fa la routine di servizio (SO)?

- Se il programma si può riprendere
 - azione correttiva
 - usa EPC per ritornare al programma
- Altrimenti: interrompe il programma (e segnala la causa)