


# Corso di Calcolatori elettronici A

## Compito scritto A – 27/3/2006

- 1) Progettare con un automa di Moore ed implementare con sole porte NAND, dopo aver minimizzato il numero delle porte stesse, la macchina sequenziale M che, dopo ogni gruppo di 3 bit ricevuti sulla linea d'ingresso X, emette in uscita sulla linea Z l'OR di questi bit; in tutti gli altri casi Z vale 0 come evidenziato nell'esempio seguente.



- 2) Un calcolatore con frequenza di clock pari a 3 GHz dispone di una cache di 16KB set-associative a 2 vie con blocchi di 4 parole. Frequenza di successo per le istruzioni pari al 96% e per i dati pari al 88%. Per l'accesso in caso di hit vengono impiegati 2 cicli di clock. La penalità di fallimento per l'accesso in memoria principale è di 42 cicli di clock.

Supponendo si abbia l'architettura MIPS vista a lezione determinare:

- Il tag ed il numero di blocco o insieme per i 3 indirizzi 0x6FDC60E9, 0x1F3FFBDC e 0x0052FBA4. Specificare inoltre se i 3 accessi si riferiscono al segmento stack, dati o testo.
- Il tempo medio di accesso sperimentato dalla CPU, supponendo che il 36% delle istruzioni facciano accesso ai dati.
- Non variando le memorie esistenti proporre una modifica alla gerarchia di memorie in modo da ridurre il tempo medio di accesso sperimentato dalla CPU. Con dei valori verosimili ricalcolare quindi tale tempo per dimostrare il miglioramento.

- 3) Scrivere una procedura in assembler MIPS che riceva in ingresso l'indirizzo di un vettore di interi ed il numero dei suoi elementi e per ogni elemento del vettore stesso effettui la seguente assegnazione:


```
se x[i] è multiplo di 4 allora
    x[i] = -x[i]
altrimenti
    x[i] = f(x[i]) + (210 - 1)
```

Con  $f()$  si è indicata una funzione a disposizione del programmatore. Scrivere le costanti in esadecimale.

# Corso di Calcolatori elettronici A

## Compito scritto B – 27/3/2006

- 1) Progettare con un automa di Moore ed implementare con sole porte NAND, dopo aver minimizzato il numero delle porte stesse, la macchina sequenziale M che, dopo ogni gruppo di 3 bit ricevuti sulla linea d'ingresso X, emette in uscita sulla linea Z il NOR di questi bit; in tutti gli altri casi Z vale 0 come evidenziato nell'esempio seguente.



- 2) Un calcolatore con frequenza di clock pari a 3 GHz dispone di una cache di 16KB set-associative a 2 vie con blocchi di 4 parole. Frequenza di successo per le istruzioni pari al 94% e per i dati pari al 86%. Per l'accesso in caso di hit vengono impiegati 2 cicli di clock. La penalità di fallimento per l'accesso in memoria principale è di 42 cicli di clock.

Supponendo si abbia l'architettura MIPS vista a lezione determinare:

- Il tag ed il numero di blocco o insieme per i 3 indirizzi 0x7BDC63E7, 0x1E8FFBCD e 0x0053DBA3. Specificare inoltre se i 3 accessi si riferiscono al segmento stack, dati o testo.
- Il tempo medio di accesso sperimentato dalla CPU, supponendo che il 34% delle istruzioni facciano accesso ai dati.
- Non variando le memorie esistenti proporre una modifica alla gerarchia di memorie in modo da ridurre il tempo medio di accesso sperimentato dalla CPU. Con dei valori verosimili ricalcolare quindi tale tempo per dimostrare il miglioramento.

- 3) Scrivere una procedura in assembler MIPS che riceva in ingresso l'indirizzo di un vettore di interi ed il numero dei suoi elementi e per ogni elemento del vettore stesso effettui la seguente assegnazione:

```
se v[i] è multiplo di 4 allora
    v[i] = g(v[i]) - (210 - 1)
altrimenti
    v[i] = -v[i]
```

Con  $g()$  si è indicata una funzione a disposizione del programmatore. Scrivere le costanti in esadecimale.