Esercizio 1 Formato: TIPO-I (memorizza rs e rt) con offset a 0

Una possibile soluzione è sfruttare per il calcolo di rs+4 la ALU non impegnata – destinata normalmente al calcolo indirizzo beq:



Controllo: combinatorio, nello stadio D.

Nel datapath, indicare l'unità di controllo come in Fig. del Patterson

Segnali di controllo per la nuova istruzione:

NSrcA = 1
NSrcB = 1
ALUSrc = 1
ALUOp = "somma"
RegDst = 0
MemRead
MemToReg = 1
RegWrite
RegWrite2

Esercizio 2

```
add   $s1, $s1, $s2
lw    $t0, 20($s1)
sw    $t0, 24($s1)
add   $t0, $t0, $t0
```

a) No unità di propagazione:

F	D	E	M	W

F	D	D	D	D	E	M	W

F	F	F	F	D	D	D	D	E	M	W

F	F	F	F	D	E	M	W

b) Unità di propagazione verso E:



c) Unità di propagazione verso E e verso M:



Esercizio 3

$$CPI = 1 + \delta_{miss\text{-}cache} + \delta_{dipendenze}$$

$$\delta_{miss\text{-}cache} = \underbrace{0{,}1*10}_{\text{istruzioni}} + \underbrace{0{,}4*0{,}2*10}_{\text{dati (lw + sw: sono il 40\%)}}$$

$\delta_{dip} = 0{,}2*0{,}5*1$ (criticità carica e usa: lw seguita da istruzioni che ne utilizzano il risultato in E o in M, dato che è presente unità di propagazione solo verso E)

e risulta quindi CPI = 1+ 1.8 + 0.1 = 2.9

Esercizio 4

Nella beq, gli operandi per il confronto sono disponibili nello stadio M (infatti uno dei due operandi è in memoria), quindi:

- la predizione è fatta nello stadio D
- il purge in caso di predizione errata nello stadio M
  (nel ciclo successivo si può fare il fetch dell'istruzione di destinazione reale in caso di predizione errata)

Caso predizione corretta



2 cicli di penalità
(1: salto, 1: criticità carica-e-usa)



Caso predizione errata



3 cicli di penalità
(dovuti al salto)

Esercizio 6

Dall'esame della tabella delle pagine e del TLB, si vede che:

- numero di pagina virtuale a 16 bit
- numero di pagina fisica a 8 bit

quindi l'offset è a 8 bit e l'indirizzo fisico a 16 bit

Quesito 1: 2^{16} (un elemento per ogni pagina virtuale!)

Quesito 2:

- il secondo elemento del TLB (valido) corrisponde alla pagina virtuale numero 2, posta in terza posizione nella tabella (che parte da 0) in cui è quindi indicato l'elemento mancante: 00000000
- il quarto elemento della tabella delle pagine corrisponde alla pagina virtuale 3, presente nel TLB (nella prima posizione) e valido: la pagina è quindi necessariamente in RAM (bit di validità a 1) ed il numero di pagina fisica è indicato nel TLB: 10000000

Quesito 3:

- hit TLB: indirizzo fisico
  10000000 00000000

- miss TLB, hit di pagina: indirizzo fisico
  11111110 00000010

- miss TLB e miss di pagina
  (l'ultimo elemento della tabella delle pagine ha bit di validità nullo)