

## Esercizio 1

a) Nel caso del singolo ciclo il tempo di esecuzione di una istruzione corrisponde a quello della lw (istruzione più lunga) e risulta quindi

$$T_{SC} = T_{\text{fetch}} + T_{\text{read registri}} + T_{ALU} + T_{\text{mem}} + T_{\text{write registro}} = (2+1+2+2+1) \text{ ns} = 8 \text{ ns}$$

Nel caso del multiciclo, si ha:

- $T_{\text{clock}} = 2 \text{ ns}$
- $T_{MC} = \text{CPI} * T_{\text{clock}} = [5f_{lw} + 4(f_{sw} + f_{TIPOR}) + 3(f_{beq} + f_J)] * 2 \text{ ns}$   
e tenendo conto del fatto che  $f_{sw} + f_{TIPOR} = 0.5$   
e quindi anche che  $(f_{beq} + f_J) = 0.5 - f_{lw}$   
risulta  $T_{MC} = 4f_{lw} + 7 \text{ ns}$

Quindi, il singolo ciclo risulta più conveniente se  $T_{SC} < T_{MC}$  ovvero se  $8 < 4f_{lw} + 7$ , vale a dire se  $f_{lw} > 25\%$  [infatti lw “privilegia” singolo ciclo]

b) In questo caso tutti gli stadi sono perfettamente bilanciati, di conseguenza il multiciclo non potrà essere migliore del singolo ciclo (potrebbe avere le stesse prestazioni solo se eseguiamo sempre la lw, ma ciò non è il caso).


Infatti, rispetto al primo punto cambia solo  $T_{SC} = 10 \text{ ns}$ , da cui si ottiene

$T_{SC} < T_{MC}$  se e solo se  $f_{lw} > 75\%$ , ma questo è impossibile dato che  $f_{sw} + f_{TIPOR} = 0.5$

Quindi, il singolo ciclo non può essere mai migliore del multiciclo.

## Esercizio 2

a) Dipendenze:



b1) No unità di propagazione:

F	D	E	M	W
---	---	---	---	---

F	D	E	M	W
---	---	---	---	---


F	D	D	D	D	E	M	W
---	---	---	---	---	---	---	---

F	F	F	F	D	D	D	D	E	M	W
---	---	---	---	---	---	---	---	---	---	---

F	F	F	F	D	D	D	D	E	M	W
---	---	---	---	---	---	---	---	---	---	---


Penalità: 9 cicli

b2) Unità di propagazione verso E:




Penalità: 1 ciclo

b3) Unità di propagazione verso E e verso M:



Nessuna penalità

# Esercizio 3



## Esercizio 4

$$\left. \begin{array}{l} T_{\text{clock}} = 2 \text{ ns} \\ \text{CPI} = 1 + \delta_{\text{dip}} \end{array} \right\} T_{\text{esecuzione}} = (1 + \delta_{\text{dip}}) * 2 \text{ ns}$$

### Caso a)

$$\delta_{\text{dip}} = 0.2 * (0.2 + 0.1 + 0.15) * 1 = 0.09$$

(criticità carica e usa: lw seguita da istruzioni che ne utilizzano il risultato in E o in M – ovvero TIPO-R ed entrambe le sw – dato che è presente unità di propagazione solo verso E)

$$\text{e risulta quindi } T_{\text{esecuzione}} = 2.18 \text{ ns}$$

### Caso b)


$$\delta_{\text{dip}} = 0.2 * (0.2 + 0.1) * 1 = 0.06$$

(lw seguita da istruzioni che ne utilizzano il risultato in E – ovvero TIPO-R e sw per il calcolo dell'indirizzo – dato che è presente unità di propagazione verso E e verso M)

$$\text{e risulta quindi } T_{\text{esecuzione}} = 2.12 \text{ ns}$$

## Esercizio 5

beq ...



add \$t0, \$t1, \$t2



Dest: add ...



2 cicli di penalità

add \$t0, \$t1, \$t2



NB: la beq in F tramite BPB decide di saltare, ma è necessario aspettare il calcolo dell'indirizzo di destinazione: quindi si impedisce nel ciclo di clock successivo il caricamento dell'istruzione seguente.

Al terzo ciclo l'istruzione di destinazione viene caricata, tuttavia E della beq calcola la condizione (non salto) e si riparte dall'istruzione successiva alla beq (Purge della fase di fetch dell'istruzione di destinazione).

## Esercizio 6

- TLB va invalidato  
(pagine virtuali di processi distinti in generale possono essere mappate in pagine fisiche distinte)
- Cache non deve essere invalidata  
(si riferisce esclusivamente agli indirizzi fisici i cui valori corrispondenti sono ancora validi visto che la RAM non è stata modificata  
- invalidare la cache sarebbe inefficiente, perché è possibile che indirizzi fisici presenti in essa siano riferiti da nuovi processi)