


Calcolatori Elettronici B

a.a. 2007/2008

INPUT/OUTPUT: BUS

Massimiliano Giacomini


Schema semplice con bus unico (utilizzato nei primi calcolatori)



- Unico bus cui sono connessi tutti i dispositivi: CPU + Memoria + dispositivi I/O
- Fisicamente, nel bus è presente un certo numero di “slot” cui sono connessi i controller dei dispositivi (ovvero le interfacce ingresso-uscita); alcuni sono già predisposti (es. mouse e tastiera), altri sono a disposizione dell’utente per inserire i controller voluti (es. scheda video, scheda audio, ecc.)

PROBLEMI DELL'ORGANIZZAZIONE A BUS SINGOLO

- Un unico bus costituisce un “collo di bottiglia”
- Coesistenza di dispositivi che lavorano a velocità diverse:
 - P.es. supponendo la presenza di un clock cui è dedicata una linea del bus, alcuni dispositivi lenti (lavorano con un clock di bassa frequenza) ed altri dispositivi veloci
 - ⇒ il clock deve adattarsi al dispositivo più lento:
tutti i dispositivi lavorano alla frequenza del dispositivo più lento!
- Aumento lunghezza bus e aumento dispositivi fisici collegati
 - ⇒ (per ragioni fisiche) diminuzione della velocità
- Nei primi calcolatori, unico bus per dispositivi “bilanciati”. Con l’aumento di velocità di periferiche, processori, memorie: inadeguatezza del bus
 - ⇒ Impossibile abbandonare il vecchio bus per garantire la compatibilità con le periferiche già prodotte (ragione commerciale)
 - ⇒ bus multipli (inclusi gli obsoleti) per conservare la compatibilità!

 **Tutte le attuali organizzazioni del calcolatore prevedono bus multipli di diverse tipologie...**

Una categorizzazione dei bus nelle architetture a più bus


NB: ci riferiamo sempre a bus esterni alla CPU, ovvero bus che connettono CPU, memorie e dispositivi I/O

Alcune CPU hanno bus interni... ma questi non riguardano l'argomento che stiamo trattando

- Bus processore-memoria:
 - corti
 - alta velocità
 - ottimizzati rispetto alle caratteristiche del sistema di memoria
 - tipicamente non standard
- Bus di I/O:
 - maggiore lunghezza
 - permettono di collegare dispositivi di tipo diverso
 - spesso consentono ampio intervallo della banda dei dispositivi connessi
 - standard
- Bus di backplane:
 - sono un compromesso tra i due (possono essere utilizzati come bus unico o come bus di I/O cui sono collegati altri bus di I/O)
 - tipicamente standard

Un esempio

(Tanenbaum,
*Structured
Computer
Organization*
4th ed., p. 92)



- bus processore-memoria proprietario per supportare alta velocità
- bus PCI (Peripheral Component Interconnect):
 - bus standard veloce per periferiche relativamente recenti
- bus ISA (Industry Standard Architecture) nella sua versione estesa (EISA) per supportare le periferiche meno recenti

Proprietà caratteristiche del bus (talvolta fissate da uno standard)

- Le linee del bus possono essere suddivise in:
 - indirizzi (individuano il dispositivo)
 - dati (contengono i dati da trasferire) } Talvolta riuniti in un unico gruppo di linee
- controllo: stabiliscono il tipo di operazione in corso, cosa contengono le linee dati/indirizzi in quel momento, segnalano richieste e conferme, ecc.
In generale: utilizzate per implementare il protocollo del bus
- Protocollo: l'insieme di regole che definiscono come il bus lavora
(p.es. il significato dei segnali di controllo, la successione delle operazioni, ecc.) che devono essere rispettate dai dispositivi
 - + specifiche elettriche (voltaggi, tempistica segnali, ecc.)
 - + specifiche meccaniche (disposizione fisica connettori slot)

Tipicamente, nella specifica del protocollo si fa riferimento a due “ruoli” per i dispositivi che accedono al bus...

Master & Slave: Modo comune di lavoro

- Alcuni dispositivi possono “conquistare” l’accesso al bus e cominciare il trasferimento dei dati [master]
- Altri dispositivi rimangono in attesa di essere “chiamati” dai master [slave]
- Esistono dispositivi che possono essere sia master che slave

Esempi:

memoria: sempre slave

processore: tipicamente master

dispositivo-DMA (es. controller del disco):

può essere sia slave (quando riceve comandi dalla CPU)

sia master (quando comanda la memoria per leggere o scrivere i dati
nel trasferimento da/a disco)

Principali scelte progettuali

Ampiezza bus

Indirizzo

Dati

Temporizzazione

Sincrona

Asincrona

Metodo di arbitraggio

Centralizzato

Distribuito

Tipi di transazioni sul bus previste dal protocollo

Scrittura

Lettura

Lettura, modifica e scrittura

...

Blocco


NB: queste scelte possono
corrispondere a bus proprietario
oppure aderire ad uno standard!

VEDIAMO IN DETTAGLIO...


Ampiezza del bus

1) LINEE INDIRIZZI: il numero determina quante locazioni di memoria (e dispositivi di I/O) sono indirizzabili: n linee, 2^n spazio degli indirizzi


Aumento linee $\Rightarrow$ aumento spazio fisico occupato + dimensioni connettori + costo



Il PC originario
indirizzava 1MB
di memoria



La seconda generazione
indirizzava 16 MB
di memoria. Le nuove
linee sono aggiuntive senza
disturbare il bus originale
per ragioni di compatibilità
con le generazioni precedenti
(backward compatibility).



Finalmente il bus
EISA arriva a 32 bit
ma con un progetto
più confuso di
quanto si sarebbe
potuto fare partendo
subito con 32 bit

2) LINEE DATI

Aumentare la banda: due possibilità

- Diminuire il periodo di clock del bus (più trasferimenti/sec)

Possibile ma difficile: problemi di **skew** (allineamento segnali su linee diverse) +

difficile mantenere compatibilità con schede più vecchie

(backward compatibility) che possono non supportare le velocità più elevate

- Aumentare le linee dati: a parità di trasferimenti/sec, si hanno più bit/trasferimento e quindi più bit/secondo!

Anche in questo caso, le linee sono state aggiunte incrementalmente...

A volte, per risparmiare i costi dovuti all'ampiezza del bus:

Multiplexare le linee: usare le stesse linee per scopi diversi in tempi diversi

Bus con meno linee (meno costi di costruzione)

ma più lento (più costi di gestione)

ES: dati e indirizzi sulle stesse linee; per scrivere una parola in memoria, bisogna inviare l'indirizzo e, successivamente, il dato: trasferimento più lento!

Temporizzazione del BUS

Esistono due categorie di bus:

- BUS SINCRONO:

- una apposita linea trasporta un segnale di clock, che arriva ai dispositivi connessi
- le operazioni di trasferimento sono “sincronizzate” dal clock e, quindi, impiegano un numero intero di cicli di clock
- i dispositivi devono essere in grado di lavorare alla frequenza del clock [eventualmente utilizzando anche “cicli di attesa”]

- BUS ASINCRONO:

- non è presente un segnale di clock, ma i dispositivi che di volta in volta comunicano si scambiano segnali di sincronizzazione
- i “cicli di clock” risultanti possono avere qualsiasi lunghezza a seconda della velocità dei dispositivi e, quindi, variano a seconda della coppia di dispositivi che di volta in volta si scambiano dati

BUS SINCRONO

- Un bus sincrono ha una linea guidata da un clock (frequenza di clock).
Il segnale su questa linea è un'onda quadra (ordine di grandezza: $[1..n]*100$ Mhz).
NB: notare che la frequenza del bus è molto inferiore rispetto a quella del processore!


Note spicciole su come avviene una tipica transazione sul bus

- In generale, una transazione sul bus comprende due fasi:
 - invio indirizzo
 - ricezione/invio dato
- L'attività inizia con un master che, nel primo ciclo di clock, indica l'indirizzo dello slave e “cosa vuol fare”
- Dopo il fronte (es. di salita) lo slave “percepisce” il comando
- Lo slave deve rispondere entro un determinato numero di cicli di clock, ma può indicare mediante un opportuno segnale al master di “aspettare” dei cicli di attesa
- In ogni caso, master e slave devono rispettare dei vincoli temporali (p.es. rispetto ai fronti di salita e di discesa del clock) – cfr. lucidi successivi

Vediamo un esempio: lettura di una parola dalla memoria alla CPU

Ipotesi assunte:


- clock 40 MHz (ciclo di 25 nsec)
- Memoria: la lettura del dato dal momento in cui indirizzo è stabile impiega 40 ns



Descrizione di massima:

- nel primo ciclo la CPU invia alla memoria l'indirizzo
- nei cicli successivi, la memoria effettua l'operazione e pone il dato nel bus:
necessaria una linea con cui possa segnalare alla CPU di aspettare il dato

ORA VEDIAMO IL DIAGRAMMA TEMPORALE...



— Cfr. memory mapped I/O vs. istruzioni speciali [è questo il caso]

Note sul diagramma precedente

- Il diagramma temporale presenta una **lettura sincrona** da memoria (slave) da parte della CPU (master)
- Linee di indirizzo e linee di dato separate
- Linee di controllo: $\overline{\text{MREQ}}$, $\overline{\text{RD}}$, $\overline{\text{WAIT}}$ (attive a livello basso!)
- Nell'intervallo temporale T_1 la CPU mette l'indirizzo della locazione che vuole leggere nelle linee di indirizzo del bus
- Dopo il fronte di discesa del clock in T_1 (dopo che il segnale sulle linee di indirizzo è divenuto stabile) la CPU asserisce le linee $\overline{\text{MREQ}}$ e $\overline{\text{RD}}$
- Il primo segnale indica una richiesta di accesso in memoria
- Il secondo segnale indica una richiesta di lettura da memoria (è asserito per lettura o de-asserito per scrittura)
- La memoria non può fornire i dati durante T_2 (impiega 40 ns dopo che l'indirizzo è presente nel bus) per cui asserisce il segnale $\overline{\text{WAIT}}$ all'inizio di T_2 per indicare alla CPU di non aspettarsi i dati sulla linea dei dati
- All'inizio di T_3 , quando è sicura che fornirà i dati durante il ciclo corrente, la memoria nega il segnale $\overline{\text{WAIT}}$

Note sul diagramma precedente (continua)


- Nella prima metà di T_3 la memoria inserisce i dati sulle linee di dato, mentre sul fronte di discesa di T_3 i dati vengono prelevati dal bus da parte della CPU
- A questo punto i segnali $\overline{MREQ}$ e $\overline{RD}$ possono essere disasseriti
- Con un bus sincrono si ha un protocollo fisso per la comunicazione basato sulla tempistica del clock
- In particolare, occorre fare attenzione ai vincoli imposti dalla CPU, che devono essere rispettati dalla memoria!

Esempi di vincoli specificati dalla CPU:

- ritardo T_{AD} (≤ 11 nsec) tra la salita del fronte del clock e l'istante in cui un indirizzo è stabilito sulle linee;
- T_{DS} (≥ 5 nsec) il tempo di setup dei dati: necessario che il dato sia posto T_{DS} ns prima della discesa del clock in cui CPU lo acquisisce

➡ Dopo che l'indirizzo è presente sulle linee, la memoria deve fornire il dato in al più $(25 \times 2.5 - 11 - 5) = 46.5$ ns

➡ La memoria rispetta il vincolo (40 ns) ma se avessimo usato una memoria da 50 ns, necessario un altro ciclo di attesa!



$$T_M, T_{RL} \leq 8 \text{ ns}$$

Altro vincolo per la memoria: da $\overline{\text{MREQ}}$ e $\overline{\text{MD}}$, dato disponibile entro
 $25 \times 2 - 8 - 5 = 37 \text{ ns}$

NB: in realtà esistono molti altri vincoli di questo genere...

NB: il protocollo di comunicazione adottato da parte del master e dello slave può essere specificato con un automa a stati finiti le cui transizioni sono regolate dai ***fronti di salita e di discesa*** del clock.


Come si vedrà, ciò è diverso dal caso degli ***automi di handshaking*** utilizzati per specificare il protocollo di comunicazione su bus asincrono dove le transizioni sono specificate in corrispondenza ***dell'arrivo di un segnale di input*** (es. richiesta, ack, etc.)

La specifica del protocollo mediante automi a partire dal diagramma temporale rappresenta un **esercizio tipico**: vediamo il caso precedente per master e slave...

Partiamo dallo slave, che è più semplice...

Macchina a stati finiti (per lo slave)


che implementa il protocollo di comunicazione per la lettura su bus
sincrono



- Addr: segnale di controllo che abilita la lettura
[da parte della memoria] dell'indirizzo presente sul bus
- DataW: segnale di controllo che abilita la scrittura sul bus [da parte della memoria]
del dato prelevato dalla memoria stessa

Nota: MREQ è un segnale proveniente dal master, che costituisce per lo slave un ingresso

Spiegazione diagramma precedente



- 1: memoria rileva (durante la seconda metà di T1) il segnale $\overline{\text{MREQ}}$; attiva $\overline{\text{AddR}}$ e $\overline{\text{WAIT}}$, che rimangono attivi durante la prima metà di T2

Spiegazione diagramma precedente (continua)

2: memoria continua ad attivare AddR e $\overline{\text{WAIT}}$ per la seconda metà di T2

3: memoria pone il dato nel bus (disponibile per tutta la prima metà di T3)
e disattiva AddR (non occorre più leggere l'indirizzo)

4: memoria smette di porre il dato nel bus

[poco dopo l'inizio della seconda metà di T3 il dato non è più stabile]

e a questo punto ha concluso: indicato con la transizione nello stato iniziale


(raggiunto già nella seconda metà di T3 – andrebbe bene lo stesso un diagramma che preveda uno stato in più per raggiungere lo stato iniziale dopo la fine di T3)

NB: si tratta di una descrizione di alto livello

(dettagli AddR, DataW ecc. inseriti per rendere l'idea, nella risoluzione dell'esercizio c'è un certo grado di arbitrarietà...)

Macchina a stati finiti (per il master)


che implementa il protocollo di comunicazione per la lettura su bus
sincrono



Nota: “AddrW” e “DataR” sono segnali di controllo che abilitano rispettivamente l’invio indirizzo [da parte del master] e l’acquisizione del dato [da parte del master] reso disponibile sul bus dallo slave.

Il segnale $\overline{\text{WAIT}}$ proviene dallo slave ed è un ingresso al master

Spiegazione diagramma precedente




Spiegazione diagramma precedente (continua)

- 1: La richiesta di I/O, arrivata nel semiciclo precedente a T1, viene rilevata e comincia la transazione: nella prima metà di T1 il master pone l'indirizzo sul bus mediante il segnale AddrW
- 2: Il master, nella seconda metà di T1, fa la richiesta di lettura alla memoria continuando a porre l'indirizzo sul bus.
Notare che il segnale $\overline{\text{WAIT}}$ non viene rilevato in questo semiciclo
- 3: Il master entra nella prima metà di T2, in cui si dovrebbe iniziare l'acquisizione del dato; la memoria eventualmente segnala il ciclo di attesa
- 4,5: Il master rimane in attesa finché $\overline{\text{WAIT}}$ non viene disattivato. Si noti che la rilevazione avviene nella prima metà di T3, quindi si esce da questo stato (con la transizione 6) alla fine della prima metà di T3. Il dato è effettivamente acquisito nel fronte di discesa del clock (transizione 6)
- 6: dopo aver rilevato la cessazione di $\overline{\text{WAIT}}$ nella prima metà di T3, il master (nella seconda metà di T3) disabilita la richiesta alla memoria
- 7: alla fine di T3 si ritorna allo stato iniziale; se però si vuole poter ricominciare una nuova transazione già al ciclo successivo, è necessario già ora rilevare l'eventuale richiesta di I/O [in alternativa: si può supporre che vi sia un ciclo "idle" tra una transazione e la successiva]

NB: i più attenti possono aver notato che, se la richiesta di I/O arriva nella prima metà del ciclo precedente a T1 (o successivo a T3) si potrebbe entrare “sfasati di mezzo ciclo” nello stato che abilita AddrW.

⇒ si può supporre che ciò non avvenga [richiesta fatta solo nella seconda metà del ciclo]

oppure si può modificare il diagramma “sdoppiando” lo stato iniziale



NB: *nello stato iniziale sono nella prima metà del ciclo*

NB2: come si è notato, alcuni segnali sono attivi quando hanno valore logico 1, altri (contrassegnati dal simbolo di negazione) sono attivi con valore logico 0: la scelta è progettuale, dipendente dalle convenzioni utilizzate e quindi può variare a seconda dei casi

Commenti sul bus sincrono

Aspetti positivi:

- Semplici da gestire e da realizzare; logica delle interfacce ridotta
- Hardware di controllo semplice $\Rightarrow$ può raggiungere un'elevata velocità

Aspetti negativi:

- Problema del disallineamento del clock (vedi lucidi prima lezione):
per conseguire velocità elevate, necessario mantenere lunghezza bus ridotta
- Tutti i dispositivi devono lavorare alla stessa frequenza di clock:
per unità di diverse velocità, il ciclo di clock è legato alla più lenta mentre le unità più veloci non sono pienamente sfruttate
 $\Rightarrow$ Difficile adattamento ai miglioramenti tecnologici: una volta che si è scelto il periodo di clock, aumento velocità dispositivi può non offrire vantaggi.
Nell'esempio precedente, memoria da 20ns evita il ciclo di WAIT, riducendo tempo di transazione a $25 \times 2 = 50\text{ns}$, però una memoria p.es. da 10ns richiede comunque due cicli e non diminuisce il tempo di transazione
- *E' impossibile completare la transazione in un numero non intero di cicli*
[se transazione può concludersi in 3.1 cicli, occorre aspettare la fine del quarto]

BUS ASINCRONO

- Per superare limiti del bus sincrono si abolisce il clock: ciascun dispositivo risponde ai segnali dell'altro “il più velocemente possibile” senza sincronizzazione con un segnale di clock fisso.
- Il “ciclo di bus” diviene variabile anche per coppie di dispositivi: velocità diversa a seconda delle capacità dei dispositivi.
- La mancanza di problemi di disallineamento del clock permette una lunghezza maggiore del bus.

 USB e Firewire (bus di I/O) sono asincroni!

Le transazioni in assenza della sincronizzazione mediante il segnale di clock si basano sul protocollo di **handshaking** (*stretta di mano*): sender e receiver procedono con il passo successivo solo quando entrambi sono d'accordo sul fatto che il passo corrente è stato completato.

PROTOCOLLO DI HANDSHAKING: IDEA DI BASE


Il protocollo si basa su due segnali (i nomi sono solo indicativi!):

- REQUEST, inviato dal master allo slave
- ACK, inviato dallo slave al master

La transazione si svolge in quattro passi:

1. Il master richiede un servizio allo slave mediante un opportuno segnale (REQUEST)
2. Lo slave, ricevuto il segnale, comincia ad eseguire il servizio secondo i suoi tempi. Poiché il master non sa quando finisce, è necessario che lo slave, una volta eseguito il servizio [e prodotto il dato] mandi un segnale di accettazione (ACK)
3. Il master riceve il segnale di ACK e può allora utilizzare il risultato del servizio richiesto (p.es. accedendo ai dati nel bus).
Poiché lo slave non sa quando il master finisce di utilizzare i dati, il master segnala ciò riabbassando REQUEST
4. A questo punto, lo slave rileva l'abbassamento di REQUEST e può quindi terminare la transazione [ritirando il dato dal bus] abbassando ACK

UN ESEMPIO: Lettura di una parola dalla memoria su bus asincrono



$\overline{MREQ}$: segnale di richiesta del master di accedere alla memoria ($\overline{RD}$ indica lettura)

$\overline{MACK}$: segnale di acknowledgement dello slave (memoria)

CHIARIMENTI SUL LUCIDO PRECEDENTE:


- Le linee rosse con frecce indicano relazioni di causa-effetto tra segnali
- Secondo il protocollo di handshaking, le fasi sono:
 - Master pone indirizzo sul bus e richiede lettura con $\overline{\text{MREQ}}$
 - Memoria effettua l'operazione di lettura e, quando pronta, pone il dato sul bus e segnala ciò al master con $\overline{\text{MACK}}$
 - Il master acquisisce il dato e, una volta fatto, lo segnala con $\overline{\text{MREQ}}$ (contestualmente ritira l'indirizzo dal bus e alza $\overline{\text{RD}}$)
 - La memoria allora termina di porre il dato sul bus e alza $\overline{\text{MACK}}$

NB: sono possibili varianti di questo schema base.

Ad esempio il significato dei segnali può cambiare

P.es., nel caso precedente avevamo linee diverse per dati e indirizzi;
vediamo come cambiano le cose se nel bus si hanno le stesse linee
per dati e indirizzi...

UN ESEMPIO: Lettura di una parola da memoria con unica linea per indirizzi e dati



In questo caso supponiamo di avere i segnali (cfr. Patterson, esempio a pag. 584):

$\overline{\text{READREQ}}$: segnale di richiesta del master di leggere la memoria (prima se ne usavano due)

$\overline{\text{DATAREADY}}$: segnale con cui si segnala che il dato è pronto (funge da REQ per il servizio di accesso al dato)

$\overline{\text{ACK}}$: segnale di acknowledgement usato dalla memoria e dal master!

CHIARIMENTI SUL LUCIDO PRECEDENTE:

- In pratica il protocollo di handshaking è usato due volte; le fasi sono:

- Master pone indirizzo sul bus e richiede lettura con $\overline{\text{READREQ}}$
- Memoria acquisisce l'indirizzo e, quando questa operazione è terminata, lo segnala al master con $\overline{\text{ACK}}$.

NB: la memoria non può porre il dato sul bus perché occupato dall'indirizzo:


è necessario avvisare il master (appunto con $\overline{\text{ACK}}$) affinché liberi il bus.

- Il master libera il bus e alza $\overline{\text{READREQ}}$
- A questo punto la memoria alza $\overline{\text{ACK}}$ e comincia l'operazione di lettura
- Quando il dato è pronto, memoria lo pone sul bus e segnala al master con $\overline{\text{DATAREADY}}$
- Il master acquisisce il dato e, appena terminato, lo segnala alla memoria ($\overline{\text{ACK}}$)
- La memoria ritira il dato dal bus e alza $\overline{\text{DATAREADY}}$
- Il master (che riceve $\overline{\text{DATAREADY}}$ e quindi sa che la memoria ha percepito $\overline{\text{ACK}}$ e ritirato il dato) alza $\overline{\text{ACK}}$, indicando il completamento della trasmissione

Esercizio tipico


Dato il diagramma temporale, ricavare gli automi per il master e per lo slave

Master




- AddrW è un segnale che abilita la scrittura dell'indirizzo nel bus;
- DataR è un segnale che abilita la lettura del dato posto nel bus

Se vogliamo modellare il fatto che il master ci mette un certo tempo per acquisire il dato proveniente dalla memoria e solo dopo tale acquisizione abilita $\overline{ACK}$ [non necessario per l'esame] possiamo modificare l'automa in questo modo:



NB: negli automi che implementano il protocollo handshaking, le transizioni sono asincrone: non avvengono in corrispondenza ad un fronte di clock, bensì la transizione di stato avviene quando un ingresso [uscita dell'altro dispositivo] assume un certo valore.

Slave (Memoria)



- AddrR è un segnale che abilita la memorizzazione dell'indirizzo presente nelle linee del bus;
- ReadMem è un segnale che abilita l'operazione di lettura in memoria
- DataW è un segnale che abilita la scrittura del dato sul bus

NB: questi due stati potrebbero essere riuniti: entrambe le soluzioni sono ok (comportamento equivalente ai fini del protocollo)

NB: esercizi tipici sono

- Dato un diagramma temporale, sviluppare gli automi a stati finiti
- Proporre varianti al diagramma temporale
(altro tipo di operazioni, per esempio la scrittura di una parola di memoria)

Esercizio proposto:

- sviluppare gli automi (master e slave) per il primo caso considerato
(linee distinte per dati e indirizzi)

Commenti finali sul bus asincrono

Abbiamo visto che il bus asincrono presenta il vantaggio di adattarsi alle caratteristiche dei dispositivi: nessun dispositivo deve aspettare un clock di periodo fissato a priori, ma soltanto un segnale dal dispositivo con cui sta interagendo.

➡ Se una coppia è lenta, non influisce sulle coppie più veloci!


Per molto tempo, la maggior parte dei bus erano comunque sincroni!

Ciò si doveva principalmente a:

- facilità costruttiva (assenza di feedback – relazioni causa effetto tra segnali)
- il protocollo di handshaking comporta comunque un costo aggiuntivo in termini di tempo
- investimenti nella tecnologia basata su bus sincroni

Oggi: USB e Firewire (bus I/O) asincroni.

BUS SINCRONO VS. BUS ASINCRONO



- Bus processore-memoria: sincrono
- Bus per I/O (molta flessibilità): asincrono

Metodo di arbitraggio

- Se un sistema ha solo un master (il processore) allora non c'è necessità di arbitraggio: l'accesso al bus è sempre garantito al processore che “pilota” lo slave con cui correntemente effettua la transazione, che ovviamente avviene senza conflitto (secondo il protocollo specificato dal bus)
- Problema di questo approccio: le comunicazioni passano tutte per il processore.

P.es. lettura di un blocco da disco:

- il processore (master) legge una parola dal disco (slave)
- il processore (master) scrive la parola in memoria (slave)
- e così per ogni parola del blocco

➡ Introduzione di più dispositivi attivi in grado di agire da master (DMA)

➡ Possibile conflitto per la risorsa bus: più dispositivi possono in uno stesso momento fare richiesta di accesso al bus

➡ Necessità di un meccanismo di arbitraggio: risolve i conflitti decidendo chi ha accesso al bus, evitando accessi contemporanei

Parametri per giudicare un meccanismo di arbitraggio

- Trade-off {
- Priorità:
possibilità di suddividere i dispositivi in categorie con priorità diversa, accordando il bus ai dispositivi con priorità più alta
 - Equità (fairness):
garantire a tutti i dispositivi la possibilità di accedere al bus
 - Latenza:
tempo dedicato all'arbitraggio: deve essere più basso possibile
(e possibilmente sovrapposto con il tempo di trasferimento sul bus)
 - Complessità di realizzazione e costo


Due categorie di meccanismi di arbitraggio

- Centralizzato:
dispositivo hardware che riceve tutte le richieste e decide chi ha l'accesso
- Distribuito:
dispositivi collegati al bus, esiste un protocollo per cui si scambiano informazioni e ciascuno decide se è il suo turno

Vediamo:


- Meccanismo centralizzato usando daisy chain
 - Meccanismo centralizzato usando livelli + daisy chain
 - Meccanismo completamente centralizzato parallelo
 - Meccanismo decentralizzato
- (e cenni a possibili varianti)

Meccanismo centralizzato usando daisy chain



Idea: concessione bloccata da un dispositivo più vicino all'arbitro
Se si vuole garantire che dispositivo a più alta priorità non interrompa l'accesso,
occorre rendere dispositivi sensibili ai fronti...

Per effettuare arbitraggio durante il trasferimento per risparmiare tempo, si può usare una linea aggiuntiva che permette di “tenere occupato” il bus




- L'arbitraggio si svolge già mentre un dispositivo ha accesso al bus, ma il dispositivo che ha la concessione del bus (e vi sta accedendo) non rilascia il bus finchè non ha finito.
- Appena rilasciato il bus, l'accesso avviene immediatamente da parte del dispositivo che lo ha conquistato

Valutazione meccanismo con daisy chain

- priorità: legata alla posizione fisica (vince il più vicino)
- equità: i dispositivi a bassa priorità possono non essere mai serviti se dispositivi a più alta priorità continuano a richiedere il bus
- latenza: il tempo dedicato all'arbitraggio (request-grant) dipende dalla posizione del dispositivo (tempo di propagazione segnali)
⇒ limitazione velocità in funzione della lunghezza
- complessità & costo: semplice da realizzare, di basso costo

Meccanismo centralizzato usando daisy chain + livelli




In questo caso la priorità è, nell'ordine: 1, 2, 4, 3, n

NB: una linea di concessione potrebbe attraversare solo i dispositivi collegati alla relativa linea di richiesta, ma è più semplice realizzare il collegamento come in figura [dal punto di vista logico, un dispositivo risponde solo alla linea di concessione di propria pertinenza]

Esercizio possibile (banale): dato lo schema ordinare i dispositivi secondo la priorità

Meccanismo centralizzato parallelo



- I dispositivi richiedono il bus, ciascuno con la propria linea
- L'arbitro centralizzato sceglie uno dei richiedenti, concedendogli il bus mediante la relativa linea di concessione

VANTAGGI E SVANTAGGI


{	Vantaggio:
	- può utilizzare diversi algoritmi per la concessione del bus (es. priorità, round robin, ecc.) garantendo un buon compromesso tra priorità ed equità
	Svantaggio:
	- più costoso rispetto a daisy chain
	- può costituire il collo di bottiglia

NB: Il bus PCI utilizza un arbitraggio centralizzato:

ogni dispositivo ha una linea di richiesta e di concessione.

Il protocollo non specifica l'algoritmo secondo cui l'arbitro decide!

Un Meccanismo decentralizzato



Il pretendente master controlla IN e BUSY (Occupato):

- se** IN non asserito: bus richiesto da dispositivo a maggior priorità:

 - il dispositivo non può diventare master, disasserisce OUT [cfr. daisy chain]

- se** IN asserito e BUSY asserito: bus richiesto da unità con minor priorità.

 - Disasserisce OUT e questo provocherà a valle il disasserimento di IN-OUT

- se** IN asserito e BUSY non asserito (bus libero):

 - asserisce BUSY e OUT , e inizia il trasferimento.

E' possibile vedere che alla fine si arriva ad uno stato stabile in cui un dispositivo accede al bus (quello che ha IN asserito e OUT non asserito)

Il meccanismo precedente è molto simile a daisy chain:

- non equo (il più vicino vince sempre)
- ma:
 - senza arbitro: economico, più veloce, evita fallimenti dell'arbitro

Esistono anche altri meccanismi decentralizzati:


- Es: ciascun dispositivo scrive sul bus un codice; dalla combinazione risultante, letta da ciascun dispositivo, ciascuno è in grado di sapere se è il richiedente con priorità più elevata
[caso particolare: ciascun dispositivo ha una linea di richiesta e le linee di richiesta sono totalmente ordinate per priorità; ogni dispositivo controlla di essere il dispositivo richiedente di priorità più alta e solo in questo caso prende possesso del bus]
- Es: arbitraggio distribuito con rilevamento delle collisioni
(vedi rete Ethernet)

Tipi di operazioni dati


Operazioni con multiplexing




Operazioni combinate



Senza multiplexing



Master: dati in linea appena indirizzi stabili nello stesso ciclo



Slave: dati in linea appena indirizzi stabili e device li ha forniti



Trasferimento di blocco


Vediamo in particolare un tipo di operazione...

Trasferimento di un blocco di parole su bus sincrono

- Esempio: esiste la cache e c'è la necessità di prelevare un intero blocco di parole
- Il trasferimento riguarda 1 blocco piuttosto che una singola parola
- Quando inizia una lettura (o scrittura) del blocco il master del bus comunica allo slave del bus il numero di parole che devono essere trasferite
- Questo numero può essere ad esempio posto sulla linea dei dati
- Nel caso sincrono, lo slave trasferirà (o riceverà) una parola durante ogni ciclo di clock

Bus sincrono: lettura di un blocco di 4 parole

[impiega 6 cicli invece di 12]




Note sul trasferimento di blocchi

- Contemporaneamente all'indirizzo viene inserito il dato "count" (numero di parole) sulle linee di dati
- Così lo slave, invece di ritornare una parola, ritorna una parola ad ogni ciclo di clock finchè non viene raggiunto il valore di count
- Il segnale BLOCK viene asserito per indicare che viene richiesto un trasferimento di blocco

ESERCIZIO TIPICO: DIAGRAMMA A STATI (P.ES. DEL MASTER)

Esempio di macchina a stati finiti (master)

per trasferimento blocchi di 2 o 4 parole



Prestazioni dei sistemi di I/O

- Le prestazioni dei sistemi di I/O dipendono dalla velocità di trasferimento dei dati
- Questa velocità è espressa in
MB/sec (*ampiezza di banda*)
- Nei sistemi di I/O i MB sono misurati usando la base 10 (1 MB = 10^6 byte)
- Ricordare che quando si parla di memoria 1 MB = 2^{20} byte
- Ad esempio, avendo un bus a 100 MB/s, il tempo necessario per trasferire 100 MB₂ (100 MB di memoria) è:
$$(100 * 1.048.576 \text{ bytes}) / (100 * 10^6 \text{ bytes/s}) = 1,048576 \text{ s}$$

[differenza spesso trascurabile]

Promemoria

10^{12}	T	Tera	2^{40}	1.099,521.422.776
10^9	G	Giga	2^{30}	1.073.741.824
10^6	M	Mega	2^{20}	1.048.576
10^3	K	Kilo	2^{10}	1024
10^2	h	Etto		
10^1	da	Deca		
10^0		unità	2^0	1
10^{-1}	d	Deci		
10^{-2}	c	Centi		
10^{-3}	m	Milli		
10^{-6}	μ	Micro		
10^{-9}	n	Nano		
10^{-12}	p	Pico		

Un esempio attuale: Il caso del Pentium 4

