


Calcolatori Elettronici B

a.a. 2004/2005

INPUT/OUTPUT: BUS

Massimiliano Giacomini

Schema semplice considerato finora (utilizzato nei primi calcolatori)



- Unico bus cui sono connessi tutti i dispositivi: CPU + Memoria + dispositivi I/O
- Fisicamente, nel bus è presente un certo numero di “slot” cui sono connessi i controller dei dispositivi (ovvero le interfacce ingresso-uscita); alcuni sono già predisposti (es. mouse e tastiera), altri sono a disposizione dell'utente per inserire i controller voluti (es. scheda video, scheda audio, ecc.)

PROBLEMI DELL'ORGANIZZAZIONE A BUS SINGOLO

- Coesistenza di dispositivi che lavorano a velocità diverse:
 - P.es. supponendo la presenza di un clock cui è dedicata una linea del bus, alcuni dispositivi lenti (lavorano con un clock di bassa frequenza) ed altri dispositivi veloci
 - ⇒ il clock deve adattarsi al dispositivo più lento:
 - tutti i dispositivi lavorano alla frequenza del dispositivo più lento!
- Aumento lunghezza bus e aumento dispositivi fisici collegati
 - ⇒ (per ragioni fisiche) diminuzione della velocità
- ⇒ necessari diversi bus a seconda delle caratteristiche fisiche e dispositivi collegati
 - (p.es. bus processore-memoria diverso da bus di I/O)

- Nei primi calcolatori, unico bus per dispositivi “bilanciati”.
Con l’aumento di velocità di periferiche, processori, memorie:
inadeguatezza del bus
 - ⇒ Impossibile abbandonare il vecchio bus per garantire la compatibilità con le periferiche già prodotte (ragione commerciale)
 - ⇒ Soluzione: avere bus multipli!
P.es. al giorno d’oggi è comune avere:
 - bus processore-memoria proprietario per supportare alta velocità
 - bus PCI (Peripheral Component Interconnect):
bus standard veloce per periferiche più recenti
 - bus ISA (Industry Standard Architecture) nella sua versione estesa (EISA) per supportare le periferiche meno recenti

QUINDI:

- Tutte le attuali organizzazioni del calcolatore prevedono più tipologie di bus
- Di questi, i bus I/O sono standard – adeguamento produttori di periferiche e produttori di calcolatori per garantire che le periferiche prodotte siano compatibili con i calcolatori e viceversa

NB: ci riferiamo sempre a bus esterni alla CPU, ovvero bus che connettono CPU, Memorie e Controller I/O
Alcune CPU hanno bus interni... ma questi non riguardano l'argomento che stiamo trattando

UNA CATEGORIZZAZIONE DEI BUS

- Bus processore-memoria:
 - corti
 - alta velocità
 - ottimizzati rispetto alle caratteristiche del sistema di memoria
 - tipicamente non standard
- Bus di I/O:
 - maggiore lunghezza
 - permettono di collegare dispositivi di tipo diverso
 - ampio intervallo della banda dei dispositivi connessi
 - standard
- Bus di backplane:
 - sono un compromesso tra i due (possono essere utilizzati come bus unico o come bus di I/O cui sono collegati altri bus di I/O)
 - tipicamente standard

Proprietà caratteristiche del bus

Le linee del bus possono essere suddivise in:

- indirizzi (individuano il dispositivo)
 - dati (contengono i dati da trasferire)
 - controllo: stabiliscono cosa c'è in quel momento nel bus,
il tipo di operazione in corso (lettura-scrittura) ecc. ecc.
- } Talvolta riuniti in un unico gruppo di linee

Protocollo: l'insieme di regole che definiscono come il bus lavora

- (p.es. il significato dei segnali di controllo, la successione delle operazioni, ecc.) che devono essere rispettate dai dispositivi
- + specifiche elettriche (voltaggi, tempistica segnali, ecc.)
 - + specifiche meccaniche (disposizione fisica connettori slot)

Master & Slave: Modo comune di lavoro

- Alcuni dispositivi possono “conquistare” l'accesso al bus e cominciare il trasferimento dei dati [master]
- Altri dispositivi rimangono in attesa di essere “chiamati” dai master [slave]
- Esistono dispositivi che possono essere sia master che slave
(memoria: slave, processore: master, dispositivo-DMA : slave & master)

Principali scelte progettuali

Ampiezza bus

Indirizzo

Dati

Temporizzazione

Sincrona

Asincrona

Metodo di arbitraggio

Centralizzato

Distribuito

Tipo operazioni dati

Scrittura

Lettura

Lettura, modifica, scrittura

Lettura dopo scrittura


Blocco

NB: queste scelte possono
corrispondere a bus proprietario
oppure aderire ad uno standard!


VEDIAMO IN DETTAGLIO...

Ampiezza del bus


- 1) LINEE INDIRIZZI: il numero determina quante locazioni di memoria (e dispositivi di I/O) sono indirizzabili: n linee, 2^n spazio degli indirizzi
Aumento linee \Rightarrow aumento spazio fisico occupato + dimensioni connettori + costo



Il PC originario indirizzava 1MB di memoria



La seconda generazione indirizzava 16 MB di memoria. Le nuove linee sono aggiuntive senza disturbare il bus originale per ragioni di compatibilità con le generazioni precedenti. (backward compatibility)



Finalmente il bus EISA arriva a 32 bit ma con un progetto più confuso di quanto si sarebbe potuto fare partendo subito con 32 bit

2) LINEE DATI

Aumentare la banda: due possibilità

- Aumentare la velocità di trasmissione (più trasferimenti/sec)

Possibile ma difficile: problemi di **skew** (allineamento segnali su linee diverse) +

difficile mantenere compatibilità con schede più vecchie

(backward compatibility) che possono non supportare le velocità più elevate

- Aumentare le linee dati: a parità di trasferimenti/sec, si hanno più bits/trasferimento e quindi più bits/secondo!

Anche in questo caso, le linee sono state aggiunte incrementalmente...

A volte, per risparmiare i costi dovuti all'ampiezza del bus:

Multiplexare le linee: usare le stesse linee per scopi diversi in tempi diversi

Bus con meno linee (meno costi di costruzione)

ma più lento (più costi di gestione)

ES: dati e indirizzi sulle stesse linee; per scrivere una parola in memoria, bisogna inviare l'indirizzo e, successivamente, il dato: trasferimento più lento!

Temporizzazione del BUS

Esistono due categorie di bus:

- BUS SINCRONO:

- una apposita linea trasporta un segnale di clock, che arriva ai dispositivi connessi
- le operazioni di trasferimento sono “sincronizzate” dal clock e, quindi, impiegano un numero intero di cicli di clock
- i dispositivi devono essere in grado di lavorare alla frequenza del clock [eventualmente utilizzando anche “cicli di attesa”]

- BUS ASINCRONO:

- non è presente un segnale di clock, ma i dispositivi che di volta in volta comunicano si scambiano segnali di sincronizzazione
- i “cicli di clock” risultanti possono avere qualsiasi lunghezza a seconda della velocità dei dispositivi e, quindi, variano a seconda della coppia di dispositivi che di volta in volta si scambiano dati


BUS SINCRONO

- Un bus sincrono ha una linea guidata da un clock (frequenza di clock).
Il segnale su questa linea è un'onda quadra (ordine di grandezza: tra 5-100 Mhz).
NB: notare che la frequenza del bus è molto inferiore rispetto a quella del processore!
└─ Problemi di disallineamento (skew)
- C'è clock: ogni attività parte sul fronte di salita
- L'attività parte con un master che indica l'indirizzo dello slave e cosa vuol fare
- Nel corso dell'attività, se necessario, lo slave indica quando è pronto e può indicare mediante un segnale al master di "aspettare" dei cicli di attesa
- In ogni caso, master e slave devono rispettare dei vincoli temporali (p.es. rispetto ai fronti di salita e di discesa del clock)
- In generale, una transazione sul bus comprende due fasi:
 - invio indirizzo
 - ricezione/invio dato

Vediamo un esempio: lettura di una parola dalla memoria alla CPU

Ipotesi assunte:


- clock 40 MHz (ciclo di 25 nsec)
- Memoria: la lettura del dato dal momento in cui indirizzo è stabile impiega 40 ns



Descrizione di massima:

- nel primo ciclo la CPU invia alla memoria l'indirizzo
- nei cicli successivi, la memoria effettua l'operazione e pone il dato nel bus:
necessaria una linea con cui possa segnalare alla CPU di aspettare il dato

ORA VEDIAMO IL DIAGRAMMA TEMPORALE...



Cfr. memory mapped I/O vs. istruzioni speciali [è questo il caso]

Note sul diagramma precedente

- Il diagramma temporale presenta una *lettura sincrona* da memoria (slave) da parte della CPU (master)
- Linee di indirizzo e linee di dato separate
- Linee di controllo: $\overline{\text{MREQ}}$, $\overline{\text{RD}}$, $\overline{\text{WAIT}}$ (attive a livello basso!)
- Nell'intervallo temporale T_1 la CPU mette l'indirizzo della locazione che vuole leggere nelle linee di indirizzo del bus
- Dopo il fronte di discesa del clock in T_1 (dopo che il segnale sulle linee di indirizzo è divenuto stabile) la CPU asserisce le linee $\overline{\text{MREQ}}$ e $\overline{\text{RD}}$
- Il primo segnale indica una richiesta di accesso in memoria
- Il secondo segnale indica una richiesta di lettura da memoria (è asserito per lettura o de-asserito per scrittura)
- La memoria non può fornire i dati durante T_2 (impiega 40 ns dopo che l'indirizzo è presente nel bus) per cui asserisce il segnale $\overline{\text{WAIT}}$ all'inizio di T_2 per indicare alla CPU di non aspettarsi i dati sulla linea dei dati
- All'inizio di T_3 , quando è sicura che fornirà i dati durante il ciclo corrente, la memoria nega il segnale $\overline{\text{WAIT}}$

Note sul diagramma precedente (continua)


- Nella prima metà di T_3 la memoria inserisce i dati sulle linee di dato, mentre sul fronte di discesa di T_3 i dati vengono prelevati dal bus da parte della CPU
- A questo punto i segnali $\overline{\text{MREQ}}$ e $\overline{\text{RD}}$ possono essere disasseriti
- Con un bus sincrono si ha un protocollo fisso per la comunicazione basato sulla tempistica del clock
- In particolare, occorre fare attenzione ai vincoli imposti dalla CPU, che devono essere rispettati dalla memoria!

Esempi di vincoli specificati dalla CPU:

- ritardo T_{AD} (≤ 11 nsec) tra la salita del fronte del clock e l'istante in cui un indirizzo è stabilito sulle linee;
- T_{DS} (≥ 5 nsec) il tempo di setup dei dati: necessario che il dato sia posto T_{DS} ns prima della discesa del clock in cui CPU lo acquisisce

⇒ Dopo che l'indirizzo è presente sulle linee, la memoria deve fornire il dato in al più $(25 \cdot 2.5 - 11 - 5) = 46.5$ ns

⇒ La memoria rispetta il vincolo (40 ns) ma se avessimo usato una memoria da 50 ns, necessario un altro ciclo di attesa!



$$T_M, T_{RL} \leq 8 \text{ ns}$$

Altro vincolo per la memoria: da $\overline{\text{MREQ}}$ e $\overline{\text{RD}}$, dato disponibile entro
 $25 * 2 - 8 - 5 = 37 \text{ ns}$

NB: in realtà esistono molti altri vincoli di questo genere...

NB: il protocollo di comunicazione adottato da parte del master e dello slave può essere specificato con un automa a stati finiti le cui transizioni sono regolate dai *fronti di salita e di discesa* del clock.


Come si vedrà, ciò è diverso dal caso degli *automi di handshaking* utilizzati per specificare il protocollo di comunicazione su bus asincrono dove le transizioni sono specificate in corrispondenza *dell'arrivo di un segnale di input* (es. richiesta, ack, etc.)

La specifica del protocollo mediante automi a partire dal diagramma temporale rappresenta un **esercizio tipico**: vediamo il caso precedente per master e slave...

Partiamo dallo slave, che è più semplice...

Macchina a stati finiti (per lo slave)


che implementa il protocollo di comunicazione per la lettura su bus
sincrono



- AddrR: segnale di controllo che abilita la lettura
[da parte della memoria] dell'indirizzo presente sul bus
- DataW: segnale di controllo che abilita la scrittura sul bus [da parte della memoria]
del dato prelevato dalla memoria stessa

Nota: MREQ è un segnale proveniente dal master, che costituisce per lo slave un ingresso

Spiegazione diagramma precedente



1: memoria rileva (durante la seconda metà di T1) il segnale $\overline{\text{MREQ}}$; attiva $\overline{\text{AddR}}$ e $\overline{\text{WAIT}}$, che rimangono attivi durante la prima metà di T2

Spiegazione diagramma precedente (continua)

2: memoria continua ad attivare AddR e $\overline{\text{WAIT}}$ per la seconda metà di T2

3: memoria pone il dato nel bus (disponibile per tutta la prima metà di T3)

4: memoria continua a porre il dato nel bus e disattiva AddR

[verso la fine di T3 il dato non è più stabile]

5: alla fine di T3, transizione verso lo stato iniziale


(si ricomincia dall'inizio nella prima metà di T1)

NB: si tratta di una descrizione di alto livello

(dettagli AddR, DataW ecc. inseriti per rendere l'idea, nella risoluzione dell'esercizio c'è un certo grado di arbitrarietà...)

Macchina a stati finiti (per il master)


che implementa il protocollo di comunicazione per la lettura su bus
sincrono



Nota: “AddrW” e “DataR” sono segnali di controllo che abilitano rispettivamente l’invio indirizzo [da parte del master] e l’acquisizione del dato [da parte del master] reso disponibile sul bus dallo slave.

Il segnale $\overline{\text{WAIT}}$ proviene dallo slave ed è un ingresso al master

Spiegazione diagramma precedente



Spiegazione diagramma precedente (continua)

- 1: La richiesta di I/O, arrivata nel semiciclo precedente a T1, viene rilevata e comincia la transazione: nella prima metà di T1 il master pone l'indirizzo sul bus mediante il segnale AddrW
- 2: Il master, nella seconda metà di T1, fa la richiesta di lettura alla memoria continuando a porre l'indirizzo sul bus.
Notare che il segnale $\overline{\text{WAIT}}$ non viene rilevato in questo semiciclo
- 3: Il master entra nella prima metà di T2, in cui la memoria eventualmente segnala il ciclo di attesa
- 4,5: Il master rimane in attesa finché $\overline{\text{WAIT}}$ non viene disattivato. Si noti che la rilevazione avviene nella prima metà di T3, quindi si esce da questo stato (con la transizione 6) alla fine della prima metà di T3
- 6: dopo aver rilevato la cessazione di $\overline{\text{WAIT}}$ nella prima metà di T3, il master (nella seconda metà di T3) acquisisce il dato e disabilita la richiesta alla memoria
- 7: alla fine di T3 si ritorna allo stato iniziale; se però si vuole poter ricominciare una nuova transazione già al ciclo successivo, è necessario già ora rilevare l'eventuale richiesta di I/O [in alternativa: si può supporre che vi sia un ciclo "idle" tra una transazione e la successiva]

NB: i più attenti possono aver notato che, se la richiesta di I/O arriva nella prima metà del ciclo precedente a T1 (o successivo a T3) si potrebbe entrare “sfasati di mezzo ciclo” nello stato che abilita AddrW.

⇒ si può supporre che ciò non avvenga [richiesta fatta solo nella seconda metà del ciclo]

oppure si può modificare il diagramma “sdoppiando” lo stato di attesa [da fare per esercizio]

NB2: come si è notato, alcuni segnali sono attivi quando hanno valore logico 1, altri (contrassegnati dal simbolo di negazione) sono attivi con valore logico 0: la scelta è progettuale, dipendente dalle convenzioni utilizzate e quindi può variare a seconda dei casi

Commenti sul bus sincrono

Aspetti positivi:

- Semplici da gestire e da realizzare; logica delle interfacce ridotta
- Hardware di controllo semplice \Rightarrow può raggiungere un'elevata velocità

Aspetti negativi:

- Problema del disallineamento del clock (vedi lucidi prima lezione):
per conseguire velocità elevate, necessario mantenere lunghezza bus ridotta
[tutti i bus processore-memoria sono sincroni]
- Tutti i dispositivi devono lavorare alla stessa frequenza di clock:
per unità di diverse velocità, il ciclo di clock è legato alla più lenta mentre
le unità più veloci non sono pienamente sfruttate.
P.es. impossibile completare la transazione in un numero non intero di cicli
[se transazione può concludersi in 3.1 cicli, occorre aspettare la fine del quarto]
- Difficile adattamento ai miglioramenti tecnologici: una volta che si è scelto il
periodo di clock, aumento velocità dispositivi può non offrire vantaggi.
 - Nell'esempio precedente, memoria da 20ns evita il ciclo di WAIT, riducendo
tempo di transazione a $25*2=50$ ns, però una memoria p.es. da 10ns richiede
comunque due cicli e non diminuisce il tempo di transazione

BUS ASINCRONO

- Per superare limiti del bus sincrono si abolisce il clock: ciascun dispositivo risponde ai segnali dell'altro “il più velocemente possibile” senza sincronizzazione con un segnale di clock fisso.
- Il “ciclo di bus” diviene variabile anche per coppie di strumenti: velocità diversa a seconda delle capacità dei dispositivi.
- La mancanza di problemi di disallineamento del clock permette una lunghezza maggiore del bus.

Le transazioni in assenza della sincronizzazione mediante il segnale di clock si basano sul protocollo di **handshaking** (*stretta di mano*)

PROTOCOLLO DI HANDSHAKING: IDEA DI BASE


Il protocollo si basa su due segnali (i nomi sono solo indicativi!):

- REQUEST, inviato dal master allo slave
- ACK, inviato dallo slave al master

La transazione si svolge in quattro passi:

1. Il master richiede un servizio allo slave mediante un opportuno segnale (REQUEST)
2. Lo slave, ricevuto il segnale, comincia ad eseguire il servizio secondo i suoi tempi. Poiché il master non sa quando finisce, è necessario che lo slave, una volta eseguito il servizio [e prodotto il dato] mandi un segnale di accettazione (ACK)
3. Il master riceve il segnale di ACK e può allora utilizzare il risultato del servizio richiesto (p.es. accedendo ai dati nel bus).
Poiché lo slave non sa quando il master finisce di utilizzare i dati, il master segnala ciò riabbassando REQUEST
4. A questo punto, lo slave rileva l'abbassamento di REQUEST e può quindi terminare la transazione (p.es. ritirando il dato dal bus) abbassando ACK

UN ESEMPIO: Lettura di una parola dalla memoria su bus asincrono



\overline{MREQ} : segnale di richiesta del master di accedere alla memoria (\overline{RD} indica lettura)

\overline{MACK} : segnale di acknowledgement dello slave (memoria)

CHIARIMENTI SUL LUCIDO PRECEDENTE:


- Le linee rosse con frecce indicano relazioni di causa-effetto tra segnali
- Secondo il protocollo di handshaking, le fasi sono:
 - Master pone indirizzo sul bus e richiede lettura con $\overline{\text{MREQ}}$
 - Memoria effettua l'operazione di lettura e, quando pronta, pone il dato sul bus e segnala ciò al master con $\overline{\text{MACK}}$
 - Il master acquisisce il dato e, una volta fatto, lo segnala con $\overline{\text{MREQ}}$ (contestualmente ritira l'indirizzo dal bus e alza $\overline{\text{RD}}$)
 - La memoria allora termina di porre il dato sul bus e alza $\overline{\text{MACK}}$

NB: sono possibili varianti di questo schema base.

Ad esempio il significato dei segnali può cambiare

P.es., nel caso precedente avevamo linee diverse per dati e indirizzi;
vediamo come cambiano le cose se nel bus si hanno le stesse linee
per dati e indirizzi...

UN ESEMPIO: Lettura di una parola da memoria con unica linea per indirizzi e dati



In questo caso supponiamo di avere i segnali (cfr. Patterson, esempio a pag. 583):

$\overline{\text{READREQ}}$: segnale di richiesta del master di leggere la memoria (prima se ne usavano due)

$\overline{\text{DATAREADY}}$: segnale con cui si segnala che il dato è pronto (funge da REQ per il servizio di accesso al dato)

$\overline{\text{ACK}}$: segnale di acknowledgement usato dalla memoria e dal master!

CHIARIMENTI SUL LUCIDO PRECEDENTE:


- In pratica il protocollo di handshaking è usato due volte; le fasi sono:
 - Master pone indirizzo sul bus e richiede lettura con $\overline{\text{READREQ}}$
 - Memoria acquisisce l'indirizzo e, quando questa operazione è terminata, lo segnala al master con $\overline{\text{ACK}}$.

NB: la memoria non può porre il dato sul bus perché occupato dall'indirizzo:
è necessario avvisare il master (appunto con $\overline{\text{ACK}}$) affinché liberi il bus.
 - Il master libera il bus e alza $\overline{\text{READREQ}}$
 - A questo punto la memoria alza $\overline{\text{ACK}}$ e comincia l'operazione di lettura
 - Quando il dato è pronto, memoria lo pone sul bus e segnala al master con $\overline{\text{DATAREADY}}$
 - Il master acquisisce il dato e, appena terminato, lo segnala alla memoria ($\overline{\text{ACK}}$)
 - La memoria ritira il dato dal bus e alza $\overline{\text{DATAREADY}}$
 - Il master alza $\overline{\text{ACK}}$, indicando il completamento della trasmissione

Esercizio tipico

Dato il diagramma temporale, ricavare gli automi per il master e per lo slave


Master



- AddrW è un segnale che abilita la scrittura dell'indirizzo nel bus;
- DataR è un segnale che abilita la lettura del dato posto nel bus

NB: negli automi che implementano il protocollo handshaking,
la transizione di stato avviene quando un ingresso [uscita dell'altro dispositivo]
assume un certo valore;
le transizioni sono asincrone, non avvengono in corrispondenza
ad un fronte di clock!

Slave (Memoria)



- AddrR è un segnale che abilita la memorizzazione dell'indirizzo presente nelle linee del bus;
- ReadMem è un segnale che abilita l'operazione di lettura in memoria e la trasmissione del dato sul bus

NB: questi due stati sono riuniti nel Patterson: entrambe le soluzioni sono ok (comportamento equivalente ai fini del protocollo)

NB: esercizi tipici sono


- Dato un diagramma temporale, sviluppare gli automi a stati finiti
- Proporre varianti al diagramma temporale
(altro tipo di operazioni, per esempio la lettura di una parola di memoria)

Esercizio proposto:

- sviluppare gli automi per il caso precedente
(due linee per dati e indirizzi)

Commenti finali sul bus asincrono

Abbiamo visto che il bus asincrono presenta il vantaggio di adattarsi alle caratteristiche dei dispositivi: nessun dispositivo deve aspettare un clock di periodo fissato a priori, ma soltanto un segnale dal dispositivo con cui sta facendo la transazione.

 Se una coppia è lenta, non influisce sulle coppie più veloci!

Tuttavia, la maggior parte dei bus sono sincroni! Ciò si deve principalmente a:

- facilità costruttiva (assenza di feedback – relazioni causa effetto tra segnali)
- il protocollo di handshaking comporta comunque un costo aggiuntivo in termini di tempo
- investimenti nella tecnologia basata su bus sincroni